#玻璃基板TGV
•
近日,韓國先進封裝企業Kools正式對外發佈SPEA(Self‑Propagating Electrode Architecture,自蔓延電極)底部向上填銅新技術,有望破解長期困擾行業的高深徑比TGV通孔電鍍空洞難題,為大板級玻璃基板產業化再添一塊重要拼圖。該技術將於8月27日在韓國水原舉辦的CPO與先進封裝產業論壇做完整公開報告,引發全球算力封裝產業鏈高度關注。 傳統電鍍方案痛點突出,良率長期制約商業化 當前TGV(玻璃通孔)基板最主要的工藝卡點已經不再只是雷射打孔,而是通孔金屬化與填銅環節。傳統的全孔側壁電鍍模式,電流從基板兩端匯入,高深徑比微孔內部電場分佈極不均勻。行業公開測試資料顯示,當通孔深徑比達到20∶1時,常規電鍍方案完整填孔良率普遍僅62%‑71%,孔內容易形成2‑8μm尺寸的空洞缺陷。空洞不僅降低導電性能,在‑55℃~125℃熱循環可靠性測試中,銅與玻璃熱膨脹係數差異還會造成應力集中,經過500次循環後,樣品失效機率可達27%以上。 大板級(600×600mm以上)面板級封裝路線,單塊基板TGV通孔數量可達數十萬顆,只要少量通孔出現填孔不良,整塊基板就會報廢。有測算顯示,如果填孔良率停留在75%附近,玻璃基板綜合製造成本將比傳統有機載板高出120%以上,難以實現商業化落地。長期以來,國內京東方、長信科技、沃格光電、鑫景等企業搭建試點線時,同樣遇到電鍍良率不穩定的共性難題,填銅工藝被視作必須自主攻關的關鍵環節。
SPEA填銅新工藝取得突破,TGV玻璃基板量產良率迎來提升契機
•
AI 大模型與超算算力需求的爆發式增長,正在將半導體先進封裝推向技術變革的臨界點。傳統晶圓級 CoWoS 封裝在尺寸上限、材料利用率、高頻性能上逐步逼近物理瓶頸,以玻璃基板為核心載體、TGV(玻璃通孔)為垂直互連核心的 CoPoS(Chip-on-Panel-on-Substrate,面板級封裝)技術快速崛起,推動先進封裝從 “圓形晶圓時代” 邁入 “方形面板時代”,成為支撐 Chiplet 異構整合與 HBM 高頻寬儲存的關鍵技術。 從 CoWoS 到 CoPoS,封裝形態的 “化圓為方” 過去數年,以台積電 CoWoS 為代表的 2.5D 晶圓級封裝,成為算力晶片的標配技術。但隨著單顆 AI 晶片整合的電晶體數量突破千億級、HBM 堆疊層數向 12-16 層演進,封裝尺寸持續擴張,傳統 300mm 圓形矽晶圓的短板日益凸顯。圓形基材切割方形晶片天然存在邊角浪費,面積利用率僅約 65%;受光罩尺寸限制,單顆封裝最大面積逼近 9.5 倍光罩的物理天花板;高純矽中介層成本居高不下,單片成本已佔封裝總成本的一半以上。 CoPoS 技術的核心思路是,將封裝載體從圓形矽晶圓取代為大面積矩形面板,實現封裝產能與尺寸的提升。根據行業公開技術路線,CoPoS 面板規格覆蓋 310×310mm、515×510mm 至 750×620mm 多個檔位,最大面板的可利用面積是 12 英吋晶圓的 5-8 倍,材料利用率可提升至 90% 以上,單位封裝成本降低 20%-30%。
玻璃基板+TGV,開啟 CoPoS 先進封裝新時代