前言在很長一段時間裡，嵌入式計算的世界是穩定而克制的。MCU 的核心使命只有一個：可靠、即時、低功耗。性能不需要年年翻倍，架構也不追求激進創新。Flash、SRAM、CPU 核心，加上一套成熟的軟體工具鏈，足以支撐工業控制、汽車電子和各類終端裝置穩定運行十幾年。但在最近兩三年，這套秩序正在被悄然打破。變化並不是從“算力焦慮”開始的。與伺服器、GPU 世界不同，MCU 並不渴望更高的 TOPS，也不需要跑動輒百億參數的大模型。事實上，真正的壓力是來自邊緣裝置，它們被賦予了越來越多“理解環境、做出判斷”的任務：感測器資料融合、異常檢測、圖像識別、語音喚醒、預測性維護。這些能力並不要求極致性能，卻對即時性、功耗可控性和系統確定性提出了前所未有的要求。在MCU的幾大巨頭——TI、英飛凌、NXP、ST、瑞薩眼中，行業正在經歷一場革命，AI不再只是跑在MCU上的軟體，而是開始反向塑造MCU本身的架構，不僅是生產工藝從傳統40nm邁向22nm、16nm甚至更先進節點，還整合了包括NPU在內的多個模組，同時新型儲存器也從幕後走向台前。至此，MCU的發展已走出全新脈絡。市場真正需要的，不是單純“更快”的MCU，而是能在堅守傳統優勢的基礎上，原生支援AI工作負載的全新架構。為什麼要塞NPU？相信不少人都有一個疑問：為什麼連MCU都要塞NPU模組呢？實際上，這一輪MCU整合NPU的邏輯，與手機、伺服器完全不同。在移動端和資料中心，NPU的目標是追求更高的TOPS數值、更快的推理速度、更複雜的模型支援。但在嵌入式領域，NPU更多是確保整個系統運行的穩定性。目前的工業和汽車場景本質是即時控制系統。在電機控制、電源管理、ADAS決策這些應用中，系統必須在幾微秒到幾毫秒的固定時間窗口內完成響應。傳統架構下，如果讓CPU同時承擔控制和AI推理，就會出現致命問題：AI推理任務會佔用CPU資源，導致控制中斷被延遲，破壞系統的時間確定性。而NPU的價值在於實現“算力隔離”。它把AI推理從主控制路徑中剝離出來，讓CPU專注於確定性任務，AI推理在獨立的硬體單元上運行，這樣就解決了嵌入式AI一個關鍵矛盾：既要智能，又不能犧牲即時性。嵌入式系統的另一個關鍵約束是功耗預算。工業物聯網裝置往往需要電池供電運行數年，汽車晶片的工作溫度範圍從-40°C到150°C，任何功耗波動都可能導致系統過熱或電池提前耗盡。而專用NPU通過固定的MAC陣列和脈動陣列架構，使得功耗變得可預測，在邊緣側場景如人臉識別、影像處理等應用中，NPU易開發、高效能、低功耗等優勢正逐漸突顯。因此你會看到一個有趣的現象：所有MCU廠商的NPU都表現得很“克制”。算力從幾十GOPS到數百GOPS不等，遠低於移動端NPU的數TOPS等級，更不用說雲端GPU的數百TOPS。就目前而言，嵌入式NPU更像是MCU架構裡的“減震器”，而不是“發動機”。它的作用是吸收AI工作負載的衝擊，保護即時控制的穩定性，而不是追求性能極限。過高的算力意味著更大的晶片面積、更高的功耗、更複雜的熱管理——這些都與嵌入式系統的設計原則相悖。更重要的是，當前邊緣AI應用的模型規模本身就受限。在MCU上運行的神經網路通常是經過深度最佳化的輕量模型：參數量從幾萬到幾百萬，推理一次只需幾毫秒到幾十毫秒。幾百GOPS的算力已經足夠，再高就是浪費。總而言之，MCU中的NPU不是算力競賽的產物，而是嵌入式系統在AI時代重構自身架構的必然選擇。它的核心價值不在TOPS數字，而在於讓AI與即時控制和諧共存，在確定性、低功耗、小面積之間找到最佳平衡點。MCU巨頭，如何看待NPU值得一提的是，幾大巨頭儘管在整合NPU這條主線上達成了一致，但在具體實現和應用上有著各自側重點。TI：即時控制與AI深度融合，聚焦工業與汽車安全場景TI的戰略核心是將NPU能力深度植入其優勢的即時控制領域，強化“控制+AI”一體化解決方案，而非單純追求算力提升。這一戰略精準匹配了工業電機控制、汽車故障檢測等對即時性和可靠性要求極高的場景需求——畢竟在這些場景中，AI的價值在於提升檢測精度和響應速度，而不能干擾核心控制任務的執行。產品層面，TI推出的TMS320F28P55x系列是業界首款整合NPU的即時控制MCU，基於其經典的32位C28x DSP核心，主頻150MHz，具備與300MHz Arm Cortex-M7相當的即時訊號處理能力。該系列內建的NPU專門針對摺積神經網路（CNN）模型最佳化，核心作用是將AI推理任務從主CPU剝離，實現算力隔離，相比純軟體實現降低5-10倍延遲，同時將故障檢測準確率提升至99%以上。例如在電弧故障監測、電機故障診斷等應用中，NPU可即時分析電流、電壓資料並快速識別異常，而CPU則專注於電機驅動、電源管理等確定性控制任務，兩者協同確保系統在微秒級時間窗口內完成響應。為降低開發門檻，TI配套推出Edge AI Studio工具鏈，覆蓋從模型訓練、最佳化到部署的全流程，即使是缺乏AI經驗的工程師也能快速完成智能控制方案開發。此外，該系列還滿足ISO 26262、IEC 61508等功能安全標準，最高支援ASIL D等級，進一步適配汽車和工業安全關鍵場景的需求。英飛凌：借力Arm生態，打造通用型低功耗AI MCU平台英飛凌選擇“Arm架構+生態協作”的輕量化路線，戰略重心是降低邊緣AI的開發門檻，快速覆蓋消費物聯網、工業HMI等廣泛場景。其核心邏輯是：通過復用成熟的Arm Cortex-M核心與Ethos-U55微NPU組合，在保證低功耗的前提下，快速實現AI能力的規模化落地，同時依託完善的工具鏈降低客戶遷移成本。產品上，英飛凌推出的PSOC Edge E8x系列（E81、E83、E84）形成了梯度化佈局：基礎款E81採用Cortex-M33核心搭配自研NNLite超低功耗加速器，滿足簡單語音識別、手勢檢測等輕量AI需求；高端款E83、E84則升級為Cortex-M55核心+Arm Ethos-U55 NPU的組合，支援Arm Helium DSP指令集，機器學習性能較傳統Cortex-M系統提升480倍。其中，Arm Ethos-U55作為專為嵌入式設計的微NPU，可在毫瓦級功耗下實現AI加速，完美匹配物聯網裝置的長續航需求。生態建設是英飛凌的核心競爭力：該系列全面相容ModusToolbox軟體開發平台，並整合Imagimob Studio邊緣AI開發工具，提供從資料採集、模型訓練到部署的端到端支援，同時內建豐富的預訓練模型和入門項目，幫助客戶快速上手。應用場景覆蓋智能家居安全系統、工業機器人HMI、可穿戴裝置等，其中E83、E84可支援人臉/物體識別、視覺位置檢測等更複雜的AI任務，E84還新增低功耗圖形顯示功能，進一步拓展了高端HMI應用場景。NXP：自研NPU+軟體生態，聚焦高靈活性邊緣AI部署NXP的戰略特色是“硬體可擴展+軟體全端”，通過自研eIQ Neutron NPU核心，結合統一的eIQ AI軟體工具包，打造兼顧靈活性與性能的邊緣AI解決方案。其核心目標是滿足工業機器人、智能汽車等場景對多樣化神經網路模型的支援需求，同時保證系統在低功耗下的即時響應能力。硬體層面，NXP的eIQ Neutron NPU採用可擴展架構，可根據應用需求靈活調整算力配置，支援CNN、RNN、Transformer等多種神經網路模型，適配從簡單語音喚醒到複雜圖像分類的全場景需求。該NPU被深度整合到MCU和MPU產品中，通過“CPU+NPU+DSP”的異構架構實現算力隔離，確保AI推理不影響核心控制任務的執行。例如在工業機器人應用中，NPU可即時處理視覺感測器資料完成路徑規劃，CPU則專注於電機驅動、運動控制等確定性任務，兩者協同提升系統響應速度。軟體生態是NXP的核心支撐：eIQ AI軟體工具包提供統一的開發介面，支援TensorFlow Lite、PyTorch等主流機器學習框架，實現“自帶模型”“自帶資料”的本地化處理流程，既降低了網路延遲和頻寬依賴，又提升了資料隱私安全性。此外，NXP還提供豐富的預訓練模型庫和應用示例（如目標識別、手寫數字識別、LLM部署演示），並通過GoPoint應用程式碼中心提供詳細教學，加速客戶開發處理程序。ST：自研NPU突破性能上限，主攻高性能邊緣視覺場景ST的戰略方向是“自研NPU+高性能核心”，聚焦工業視覺、高端消費電子等對AI算力有較高要求的場景，通過自主研發的Neural-ART Accelerator NPU，在保證即時性的前提下，突破傳統MCU的AI性能邊界。其核心邏輯是：針對電腦視覺等複雜邊緣AI任務，需要更強大的專用算力支撐，但仍需嚴格控制功耗和晶片面積，避免與嵌入式設計原則相悖。產品上，ST推出的STM32N6系列是其首款整合自研NPU的MCU，基於800MHz的Arm Cortex-M55核心，首次引入Arm Helium向量處理技術，同時搭載主頻高達1GHz的Neural-ART Accelerator NPU，AI算力可達600 GOPS——這一數值雖遠低於移動端NPU，但已能滿足高解析度圖像處理、多模型平行運行等複雜需求。為適配視覺應用，該系列還整合了MIPI CSI-2介面、圖像訊號處理（ISP）管線和H264硬體編碼器，形成完整的電腦視覺處理鏈路，可直接連接多種攝影機，實現即時圖像分類、目標檢測等功能。硬體設計上，STM32N6配備4.2MB連續嵌入式RAM，並支援高速外部儲存器介面（hexa-SPI、OCTOSPI等），為神經網路模型儲存和運行提供充足記憶體保障；同時具備先進的安全特性，目標通過SESIP 3級和PSA 3級認證，滿足工業和消費場景的安全需求。生態方面，該系列無縫整合ST的邊緣AI套件和TouchGFX圖形軟體包，提供完善的開發工具和參考設計，加速高端視覺AI產品的落地處理程序。瑞薩：雙核異構+安全強化，深耕邊緣AIoT高可靠場景瑞薩的戰略核心是“異構架構+安全第一”，通過“高性能核心+專用NPU+安全引擎”的組合，聚焦智能家居、工業預測性維護等對可靠性和安全性要求極高的邊緣AIoT場景。其核心邏輯是：邊緣裝置的本地化AI處理不僅需要即時性和低功耗，還需應對日益增長的網路安全威脅，因此NPU整合必須與安全架構深度融合。產品層面，瑞薩推出的RA8P1 MCU和RZ/G3E MPU形成了高低搭配：RA8P1作為32位AI MCU，採用1GHz Cortex-M85與250MHz Cortex-M33的雙核架構，搭配Arm Ethos-U55 NPU，AI算力達256 GOPS，可實現語音識別、圖像分類、異常檢測等任務，同時支援Arm TrustZone安全執行環境、硬體信任根和先進加密引擎，確保AI模型和資料的安全；RZ/G3E作為64位MPU，採用四核Cortex-A55+Cortex-M33架構，同樣整合Ethos-U55 NPU，算力提升至512 GOPS，可處理更複雜的邊緣AI任務，如高畫質圖像分析、多感測器資料融合等。為簡化開發，瑞薩推出RUHMI（穩健統一異構模型整合）框架，支援TensorFlow Lite、PyTorch等主流ML格式，可幫助開發人員快速匯入並最佳化預訓練模型，同時通過e² studio整合開發環境提供直觀的偵錯工具和示例應用。此外，瑞薩還在推進後量子密碼學（PQC）等零接觸安全解決方案，以抵禦量子計算時代的網路威脅，進一步強化邊緣AI系統的安全性。新型儲存，應運而生如果說NPU的引入解決了算力隔離問題，那麼儲存架構的變革則是支撐整個AI化轉型的底層基礎設施，當AI+NPU把傳統Flash推到了技術極限之際，新型儲存也順勢成為了巨頭們的共同選擇。首先需要明確的是，一旦MCU引入NPU和AI能力，傳統Flash架構的問題立刻暴露無遺。第一重困境是模型生命周期管理。邊緣AI不是訓練一次就能永久使用，而是需要持續迭代。在汽車應用中，OTA已經成為標配，AI模型可能每月甚至每周更新。但Flash的擦寫壽命只有幾千到數萬次——如果每次更新都擦寫Flash，晶片可能在車輛報廢前就已失效。第二重困境是即時學習與參數快取。邊緣AI不僅要推理，在某些場景還需要線上調整參數或進行增量學習。傳統架構中，模型參數儲存在Flash，推理時載入到SRAM。但SRAM容量有限（通常只有幾MB）且易失，斷電即失。這種架構無法支援“邊緣學習”這一新興需求。第三重困境是啟動路徑和讀取性能。嵌入式AI裝置往往要求“上電即跑”——工業現場的裝置可能頻繁斷電重啟，每次啟動延遲都會影響生產效率。Flash的讀取延遲和預熱時間，在這種場景下成為明顯短板。行業資料顯示，用Flash更新20MB程式碼需要約1分鐘，而新型儲存可以將這個時間縮短到3秒。但真正壓垮Flash的，是製程擴展的物理極限。嵌入式Flash的工藝擴展到40nm以下極其困難——不僅各項參數退化，而且難以整合到高K金屬柵極等先進工藝中。這意味著，當MCU需要向28nm、22nm甚至16nm演進以獲得更高性能和更低功耗時，Flash成為最大的拖累。為什麼MCU需要先進製程？因為NPU的算力需求。幾百GOPS的NPU，在40nm工藝下面積和功耗都難以接受。要實現“小面積、低功耗、高算力”的組合，必須向更先進工藝遷移。但Flash去不了，整個晶片就被鎖死在40nm。這就是為什麼全球MCU巨頭幾乎同時在2024年前後押注新型儲存。不是因為技術成熟，而是因為必要性愈發突出——AI+NPU倒逼儲存升級，儲存升級才能解鎖先進製程，先進製程才能支撐更強的邊緣智能。新型儲存的推動力不僅來自性能需求，也來自可靠性要求。車規級晶片要求工作溫度範圍-40°C到125°C甚至150°C，資料保持時間10年以上，抗輻射、抗電磁干擾。傳統Flash在高溫下性能嚴重衰減，已難以滿足新一代汽車電子的標準。工業應用同樣嚴苛。在預測性維護系統中，感測器資料需要頻繁寫入儲存；在能量收集系統中，裝置可能在極低功耗下間歇運行；在安全關鍵場景中，儲存器不能因為意外斷電而丟失關鍵資料。這些需求，傳統Flash都難以勝任。但就和NPU的應用一樣，巨頭在選擇新型儲存技術上，也出現了分歧。多條路線，百花齊放目前，行業內出現了四條主要的新型儲存技術路線，每一條都有其獨特優勢和適配場景，且都有巨頭佔位押注，呈現出了新型儲存的多元生態。MRAM：高可靠，車規與工業的優選MRAM（磁阻儲存器）跳出了傳統 Flash、EEPROM 依賴 “電荷保持” 的儲存邏輯，轉而利用電子自旋方向記錄資訊，成為新型非易失性儲存中少有的 “非易失性 + 高速 + 高耐久” 黃金組合。其中 STT-MRAM（自旋轉移矩）與 SOT-MRAM（自旋軌道矩）兩大分支，在工藝成熟度、可量產性和嵌入式整合能力上已形成明顯領先，成為產業主流選擇。它的優勢恰好精準匹配車規與工業級 MCU 的核心痛點：讀寫次數理論上接近無限，寫入延遲顯著低於嵌入式 Flash，功耗更低，且能在–40°C 至 150°C 的寬溫區間穩定工作，天生適配汽車電子、工業控制等高可靠場景，早已不是停留在概念階段的技術，而是具備工程落地能力的成熟方案。也正因如此，NXP 與瑞薩兩大巨頭不約而同將 MRAM 作為重點押注方向，率先完成了從研發到量產的跨越。NXP 是業界最早實現先進製程嵌入式 MRAM 量產的汽車 MCU 廠商之一。2022 年便啟動 16nm FinFET 工藝嵌入式 MRAM 的研發與量產準備，2023 年正式推出搭載該技術的 S32K5 系列汽車 MCU。依託台積電 16nm FinFET eMRAM 工藝，它徹底打破了傳統 Flash 在先進製程下難以整合、良率受限、功耗偏高的結構性瓶頸。其核心戰略是 “先進製程 + 高性能嵌入式儲存” 深度繫結，通過 S32K5 系列將 MRAM 的高速寫入、高耐久特性，直接服務於汽車 AI 演算法部署、頻繁 OTA 更新、生命周期內軟體持續演進等新需求，為軟體定義汽車（SDV）築牢底層基礎。瑞薩的推進節奏同樣迅速，且形成了差異化定位。它已完成嵌入式 MRAM 的量產級整合，2024 年實現 22nm 工藝 eMRAM 的研發整合，並在 2025 年 7 月發佈搭載該技術的 RA8P1 MCU，讓 MRAM 成為第二代 RA8 系列的核心技術標籤。瑞薩更強調 “異構架構 + 安全優先”，通過 RA8P1 MCU 將 MRAM 的高耐久、高可靠優勢，落地到智能家居、工業預測性維護、邊緣 AIoT 等對穩定性與即時性要求極高的場景中。RRAM：存算一體，兼顧性能與靈活第二條路線是 RRAM（阻變隨機儲存器），通過電壓控製材料電阻狀態儲存資料，不僅結構簡單、儲存密度高，更特別適配存算一體化架構 —— 這一特性讓它在 AI 時代具備天然優勢。相較於 NAND Flash，RRAM 讀寫速度更快、壽命更長，還能實現多位儲存提升空間利用率，且支援按位寫入無需擦除，延遲可降低 1000 倍，完全能滿足未來智能駕駛的高即時資料吞吐量需求。英飛凌是 RRAM 路線的核心推動者。2022 年便與台積電宣佈合作，明確將台積電 RRAM 技術引入下一代 AURIX MCU，採用 28nm 製程重點突破汽車場景儲存瓶頸；後續合作進一步深化，台積電為其提供 22nm 製程 RRAM 技術，支撐更高性能 MCU 產品研發。在產品落地層面，英飛凌將 RRAM 全面融入 AI MCU 產品線，核心覆蓋兩大系列：面向汽車場景的 AURIX MCU，通過 28nm 製程 RRAM 整合，滿足高頻 OTA 更新、高溫環境可靠運行的需求；面向物聯網與工業場景的 PSoC Edge 系列，標配自研超低功耗 NNLite 神經網路加速器與台積電 RRAM 儲存器，形成 “CPU+NPU / 加速器 + RRAM” 的協同架構。英飛凌強調，RRAM 為 AI MCU 帶來三大核心價值：低功耗特性適配物聯網裝置長續航需求，支撐 “始終線上” 的感測與響應；可擴展的片上非易失性儲存能力，搭配高速安全的外部儲存器介面，滿足邊緣 AI 模型儲存與頻繁參數更新需求；與 NPU / 加速器的協同最佳化，保障語音、圖像等複雜 AI 任務高效執行。值得關注的是，TI 也已入局 RRAM 賽道。據報導，Weebit Nano 已將其 ReRAM 技術授權給 TI，將整合到 TI 先進嵌入式處理器工藝節點中，協議涵蓋智慧財產權許可、技術轉讓及工藝設計認證。這款 ReRAM 具備低功耗、高性價比優勢，高溫保持性能優異，已通過 AEC-Q100 150°C 運行認證。TI 嵌入式處理高級副總裁 Amichai Ron 表示，此次合作將讓客戶獲得性能、規模和可靠性兼具的業界領先非易失性儲存技術，進一步鞏固 TI 在嵌入式處理器領域的領先地位。PCM：大容量，突破儲存密度瓶頸PCM（相變儲存器）的核心原理的是利用相變材料在非晶態與結晶態之間的可逆相變，通過不同電阻值實現非易失性儲存。這種獨特機制讓它在密度、讀寫速度與整合能力上形成差異化優勢：相較於傳統嵌入式 Flash 和其他新型儲存，PCM 能實現更高儲存密度和更大片上容量，同時具備較低功耗，特別適合工業控制、汽車嵌入式系統、邊緣 AI 裝置等需要大容量、高效儲存的場景，為突破傳統儲存制約、提升 MCU 系統級性能開闢了新路徑。ST 是 PCM 技術的主要倡導者，通過與三星的長期合作持續推動其落地。從早期在 28nm FD-SOI 工藝上試水 ePCM（嵌入式相變儲存），到聯合開發 18nm FD-SOI 工藝並整合 ePCM，兩家公司不僅實現了儲存密度的大幅提升，更打破了 MCU 工藝節點長期受限於傳統嵌入式 Flash 的困境，為車規及嵌入式 AI 提供了全新技術基礎。PCM 的核心競爭力在於超高儲存密度：同等工藝節點下，ePCM 能提供更大非易失性儲存容量，讓單晶片可整合更多應用資料和程式碼，尤其適配需要大容量、高效存取的大規模嵌入式系統。此外，借助 FD-SOI 平台的電學優勢，ePCM 的性能 - 功耗比相較於傳統 Flash 也有明顯提升，為整合 AI 推理引擎、圖形加速器等高計算負載模組提供了更充足的片上資源。在產品實踐上，ST 與三星合作開發的 18nm FD-SOI + ePCM 技術已進入樣品及預量產階段。基於這一工藝的下一代 STM32 系列微控製器，預計 2024 年下半年出樣、2025 年下半年量產，成為行業首批突破 20nm 工藝壁壘、整合 ePCM 的高性能 MCU。新架構不僅儲存容量優於傳統方案，還能在更低功耗下支撐更複雜的嵌入式軟體堆疊和 AI 工作負載，讓 MCU 在泛汽車、工業自動化和高端邊緣計算領域具備更強系統級競爭力。FRAM：低功耗，適配高頻寫入場景FRAM（鐵電儲存器）利用鐵電材料的極化狀態儲存資訊，完美融合了 RAM 的高速寫入與 Flash 的非易失性優勢。與傳統 EEPROM 和 Flash 不同，FRAM 無需依賴電荷泵高壓擦寫，因此擁有極低寫入延遲、幾乎無限的擦寫壽命和超低能耗，且無需複雜擦除操作，可直接按位執行寫入更新。這些特性讓它在需要頻繁寫操作、嚴苛能耗預算和高度系統確定性的場景中脫穎而出 —— 寫入速度接近 SRAM 等級，耐寫次數可達數兆次，特別適合資料高速記錄、即時狀態保存等應用。TI 是 FRAM 技術的早期探索者和長期深耕者，早在 2000 年代初便啟動相關研發，逐步將其整合到產品線中，完成了從技術驗證到規模化應用的完整跨越。TI FRAM 技術的核心載體是 MSP430FR 系列微控製器，形成了獨特的 “超低功耗 + 高可靠 FRAM 儲存” 平台。產品覆蓋從幾 KB 到數百 KB 的 FRAM 容量，搭配豐富的片上模擬 / 數字外設、DMA、低功耗模式等特性，能靈活滿足不同工業、通訊與控制系統的儲存與控制需求。這些 FRAM MCU 不僅具備傳統嵌入式控制功能，更通過 FRAM 特性簡化了韌體設計、提升了效率：掉電或低功耗模式下仍能保持資料完整性，支援直接按字寫入，可同時用作程序儲存、常數資料和執行階段資料，在高速寫日誌、狀態保存、重複寫入小資料單元等場景中價值尤為突出。TI 還圍繞 FRAM 建構了完整的軟體工具生態，例如針對 MSP430FRxx 產品的 FRAM 實用程序包，能幫助開發者充分利用 FRAM 的低功耗與高寫入特性，最佳化應用設計、實現掉電資料保存及快速喚醒等功能，進一步降低開發門檻，加速 FRAM MCU 的工程落地。寫在最後當我們回望近幾年的MCU市場，會發現一個事實：當NPU成為標配、新型儲存成為架構級選擇時，MCU實際上已經不再只是微控製器，而是在向“微型、確定性、低功耗的系統級計算平台”演化。這會帶來三個深遠影響。首先，Flash的統治地位開始鬆動。過去40年，Flash憑藉成熟的工藝和成本優勢牢牢佔據嵌入式儲存市場。但AI化浪潮暴露了其致命缺陷：有限的擦寫壽命、緩慢的寫入速度、難以向先進製程擴展。MRAM、RRAM、PCM、FRAM雖然各有權衡，但在特定場景展現出壓倒性優勢。未來五年，我們將看到嵌入式儲存市場的多元化競爭格局。其次，嵌入式AI的護城河轉向工藝與架構協同。早期的邊緣AI方案往往是“通用MCU+外掛AI晶片”，這種分離式架構在功耗、延遲、成本上都不理想。整合NPU和新型儲存的MCU，其價值不在於單個模組的性能，而在於系統級最佳化：資料不需要在晶片間搬運、功耗可以全域管理、安全邊界更容易劃定。這種深度整合能力，成為下一階段競爭的核心。第三，國產MCU和儲存廠商將迎來結構性機會窗口。傳統MCU市場被國際巨頭壟斷，技術壁壘高、生態封閉。但AI化轉型帶來架構重構，新型儲存技術尚未完全定型，這為後來者提供了彎道超車的可能。我們還需要認識到，這場變革才剛剛開始。當前的MCU+NPU方案主要聚焦於推理，模型訓練仍在雲端。但聯邦學習、增量學習等技術正在發展，未來的邊緣裝置可能具備一定的線上學習能力。新型儲存的非易失性和快速讀寫特性，將成為支撐這種演進的關鍵。更值得關注的是應用場景的拓展。工業物聯網領域，帶NPU的MCU可以實現裝置級的預測性維護，大幅降低停機成本。智能家居中，本地AI推理保護了使用者隱私，也擺脫了對雲服務的依賴。醫療可穿戴裝置可以在毫瓦功耗下完成心電訊號分析。自動駕駛輔助系統能夠在嚴苛環境下可靠運行。每一個場景背後，都是NPU與新型儲存協同工作的結果。歷史總是在重複。40年前，MCU替代分立器件，開啟了嵌入式系統的第一次革命。今天，AI+NPU+新型儲存的組合，正在開啟第二次革命。不同的是，這次變革的速度更快、影響更深遠、留給落後者的時間更少。 (半導體行業觀察)

引言2025年，僅半年時間內，ST、恩智浦、瑞薩等頭部MCU廠商幾乎同時發佈搭載新型嵌入式儲存（如PCM、MRAM）的汽車MCU產品，打破了MCU長期以來以嵌入式Flash為主的技術格局。雖然談“標配”仍為時尚早，但可以肯定的是：新型儲存已經從“嘗試”躍升為“戰略佈局”，並開始對MCU生態產生深遠影響。過去，MCU是一種“小而美”的器件，用於基本控制邏輯。但近幾年，它正在向“小而強”進化：工藝從傳統40nm邁向22nm、16nm甚至更先進節點；整合AI加速、安全單元、無線模組……成為“汽車大腦”“邊緣算力中樞”的候選主力。這背後，一個被長期忽視但至關重要的技術正在“補短板”：嵌入式儲存技術（eNVM）的革命。在“軟體定義汽車”的趨勢下，OEM與Tier1廠商面臨前所未有的挑戰：ECU複雜度激增，功能高度集中；OTA更新、AI推理、模型載入，軟體“越堆越厚”；儲存空間與讀寫性能已成為整車架構瓶頸。而傳統Flash在密度、速度、功耗和耐用性上早已力不從心。在這樣的背景下，新型儲存器（PCM、MRAM）成了MCU進化的關鍵武器。ST選擇相變儲存器（PCM）相變儲存器（PCM）是一種新興的非易失性儲存技術，其基礎原理是通過材料的相變（從非晶態到結晶態）來儲存資訊。PCM的基本機制是由史丹佛大學的Robert Ovshinsky於20世紀60年代發明的。意法半導體擁有這項原始開發成果的專利授權，ST是第一個將PCM真正落地在汽車級MCU中的廠商。ST在官網中也對PCM的工作原理進行了介紹，PCM採用鍺銻碲 (GST) 合金製造而成，其在製造過程中利用了材料可在非晶態和結晶態之間進行快速熱控制變化的物理特性。上述狀態分別與邏輯0和邏輯1相對應，可通過非晶態（邏輯0）的高電阻和結晶態（邏輯1）的低電阻進行電氣區分。PCM支援在低電壓下進行讀寫操作，且與Flash和其他嵌入式儲存器技術相比，具有多項實質性的優勢。PCM的工作原理（圖源：ST）經過多年的研發，2025年4月，ST推出帶有xMemory的Stellar，這是嵌入其Stellar系列汽車微控製器的新一代可擴充記憶體，Stellar xMemory 的核心就是意法半導體專有的相變儲存器 (PCM) 技術。意法半導體稱其擁有業界最小的合格儲存位單元，可徹底改變開發軟體定義汽車 (SDV) 和不斷發展的電氣化平台的挑戰性過程。據悉，ST的Stellar P和G系列汽車MCU都將搭載采 xMemory的最新一代PCM技術。Stellar P和Stellar G 系列適用於集中式區域控製器、域控製器和車身應用的 Stellar Integration MCU。最先推出的會是Stellar P6 MCU，該系列MCU旨在滿足電動汽車 (EV) 全新動力傳動系統趨勢和架構的需求，並將於2025 年下半年投產。採用xMemory技術的Stellar無需管理多個具有不同記憶體選項的裝置，也無需承擔相關的開發和認證成本，只需一個具有可擴充記憶體的創新裝置，即可為客戶提供高效且經濟的解決方案。這種從一開始就簡化的方法使汽車製造商能夠面向未來設計，並在開發周期的後期留出更多創新空間，從而降低開發成本並通過更精簡的供應鏈加快產品上市時間。採用FD-SOI技術的嵌入式PCM位單元的橫截面，其中顯示了可在結晶態和非晶態之間快速翻轉儲存單元的加熱裝置。ST指出，在SDV生命周期初期選擇合適的 MCU，可確保為未來的軟體開發提供充足的片上記憶體。如今，選擇過高的記憶體規格會增加成本，而選擇過低的記憶體規格則可能需要後續尋找並重新認證具有額外記憶體的其他 MCU，從而增加複雜性、成本和延遲。採用 xMemory 的 Stellar MCU 價格極具競爭力，可帶來更多成本節省，簡化 OEM 供應鏈，並通過延長產品生命周期和最大限度地提高項目間的復用率來縮短認證時間，從而加快產品上市速度。恩智浦和瑞薩，擁抱MRAM磁阻式RAM（MRAM）則是另一類非易失性儲存“黑科技”，MRAM 利用磁性材料的物理特性實現資料儲存，具備超高的寫入速度、低功耗以及極強的耐用性。MRAM已經被恩智浦、瑞薩等公司廣泛採用。恩智浦是較早推出MRAM MCU的汽車MCU廠商，今年3月份，恩智浦半導體宣佈推出其 S32K5系列汽車MCU，這是業界首款基於16nm FinFET 工藝、內建MRAM的 MCU，標誌著其發展的重要里程碑。S32K5 系列旨在擴展恩智浦 CoreRide 平台，提供預整合的區域和電氣化系統解決方案，支援可擴展軟體定義汽車 (SDV) 架構的演進。汽車製造商越來越多地採用分區架構，每種架構都有其獨特的方法來整合和分配電子控制單元 (ECU) 的功能。這些解決方案的核心是先進的 MCU 架構，它將即時性能與低延遲、確定性通訊和創新的隔離功能融為一體。高性能MRAM的加入顯著加快了 ECU 程式設計速度，無論是在出廠設定下還是在無線 (OTA) 更新過程中。MRAM 的寫入速度比傳統嵌入式快閃記憶體快 15 倍以上，增強了汽車製造商在車輛整個生命周期內部署新軟體功能的靈活性。2025年7月，瑞薩也發佈了內建MRAM的MCU，不過與恩智浦相比，工藝為22nm。該裝置配備了1MB MRAM和2MB SRAM。據稱，採用MRAM是第二代RA8系列的一大特色。除了高耐用性和資料保存能力外，MRAM還具有高速讀寫、無需擦除和低功耗等優勢。瑞薩電子在國際半導體積體電路會議（ISSCC 2024）上發佈了面向高性能微控製器的MRAM高速讀寫技術，RA8P1就採用了該技術。對於需要更大記憶體容量的應用，該裝置配備了支援XIP/DOTF的八路SPI介面和32位外部匯流排介面。此外，還提供整合4MB或8MB外部快閃記憶體的系統級封裝(SiP)產品。外圍功能方面，它支援平行攝影機輸入、MIPI-CSI2、序列音訊輸入以及通過PDM實現的多模態AI語音輸入。此外，它還配備了16位AD轉換器、圖形HMI功能以及各種序列介面。台積電：MRAM與RRAM雙線並進作為全球晶圓代工龍頭，台積電對新型儲存技術押注了兩大技術：MRAM和RRAM。在 2025 技術研討會上，台積電執行副總經理暨共同營運長米玉傑博士指出：“eFlash 技術已在 28nm 工藝節點遭遇擴展瓶頸，新一代 NVM（非易失性儲存器）必須在更先進製程中替代其角色。”由此，台積電明確提出將 RRAM 和 MRAM 兩種嵌入式儲存技術分別匯入 22nm、16nm、12nm，並進一步推進至 6nm 和 5nm 節點。台積電是目前為數不多已經實現RRAM大規模量產的廠商。目前，台積電已在 40nm、28nm 和 22nm 工藝上實現 RRAM 量產，並通過了汽車級認證。12nm RRAM 亦已進入客戶流片階段，6nm版本正在推進中。英飛凌新一代 AURIX MCU就採用了台積電的 eRRAM 技術，成為其汽車平台的重要嵌入式儲存解決方案。RRAM的優勢在於：工藝複雜度低，可直接部署於後端金屬層（BEOL）；完全相容邏輯製程，適配多類 MCU 架構；尤其適合面向功耗敏感、成本控制嚴苛的消費與車規應用。相較之下，MRAM 雖工藝更複雜，但具備優越的性能特性：寫入速度是 Flash 的十數倍；非易失性儲存+極強耐久性；適用於需要高速寫入、頻繁 OTA 更新、AI 推理等複雜任務的場景。對於追求算力密度、資料吞吐與即時性能的車載計算平台（如 ADAS、AI SoC 等），MRAM 可能是 eFlash 後最理想的儲存補位者。台積電目前已經在 22nm 工藝節點實現 MRAM 量產，16nm MRAM 進入客戶準備階段，12nm 正在研發中。更激進的路線圖還包括未來拓展至5nm節點。2025年5月，台積電宣佈將在德國慕尼黑設立其首個歐洲設計中心（EUDC），重點圍繞汽車應用的 MRAM 儲存技術進行研發與客戶支援。這一中心將成為台積電全球第十個設計中心，並計畫於 2025年第三季度正式啟用，服務領域涵蓋汽車、工業、AI、電信及物聯網等。這也意味著，台積電不僅在工藝平台上推動新型儲存普及，更在全球佈局中深入整車開發生態圈。除了橫向推進工藝節點，台積電還在以下方向謀求技術突破：3D RRAM MCU：推動嵌入式儲存堆疊封裝，釋放更多片上空間；SOT MRAM（自旋軌道轉矩）：相比傳統STT-MRAM功耗更低、寫入更快，有望進入大規模量產；矽光子平台：結合光互連與儲存介面，面向資料中心和邊緣算力佈局。這些技術的落地將進一步鞏固台積電在特色工藝與嵌入式儲存生態中的領先地位。儲存計算一體化趨勢不論是PCM、MRAM還是RRAM，它們不僅僅是儲存器替代品，更是MCU架構變革的催化劑。新型儲存技術如PCM、MRAM和RRAM代表了一種更深層次的“儲存計算一體化”趨勢，這不僅僅是單純的儲存介質替代問題，而是儲存架構與計算架構之間的協同演化。在MCU領域，儲存和計算的邊界正在變得越來越模糊。在傳統的MCU中，儲存和計算是分開的模組，計算通過中央處理器（CPU）或專用加速器進行，而儲存則通過外部或內部的快閃記憶體、SRAM等器件進行資料儲存和管理。但隨著計算任務的複雜化，尤其是機器學習、AI 推理和邊緣計算的應用需求日益增長，儲存和計算的分離顯得日益不適應。MRAM和PCM等新型儲存器的加入，為“儲存計算一體化”提供了新的契機。特別是 PCM 通過其相變特性，不僅具備非易失性儲存功能，還能在某些應用中發揮“近計算”的作用，減少資料傳輸的瓶頸，進一步加速資料處理過程。MRAM的高速讀寫特性也使得它能與計算模組協同工作，在 AI 邊緣推理、即時資料處理等場景下提高處理效率。在AI邊緣化、OTA碎片化、軟體敏捷化的今天，MCU的“智能化”越發依賴於記憶體能力。預計未來的 MCU 架構將越來越多地將儲存和計算結合，打造更高效、靈活且具有智能化能力的系統。結語過去十年，我們習慣將MCU視作“控制”系統的代表，其內嵌儲存只是配套元件；但在AI、SDV、邊緣智能紛至沓來的時代，儲存正在從幕後走向台前，成為計算架構不可分割的核心。這不僅是一次材料的更替、工藝的演進，更是MCU從“可用”走向“可擴展”、“可演進”的關鍵一步。在這場由嵌入式儲存引發的微控製器升級潮中，我們看到的不僅是頭部廠商的路線分化，也預見到整個產業鏈條——從代工到工具鏈、從汽車到工業應用——正在加速適配與演進。這場轉型，才剛剛開始。但我們也應能想到，這些新型儲存器的製造對材料、工藝和設計協同提出了更高要求，目前仍主要掌握在少數國際頭部廠商和代工巨頭手中。對於國產MCU廠商而言，這既是挑戰，更是必須迎頭趕上的關鍵戰役。 (半導體行業觀察)

上篇文章《沙漠上崛起的晶片新貴》探尋中東，見識了阿聯的晶片佈局；本次我們將視角轉向南亞，聚焦印度半導體產業的發展故事。近年來，在全球半導體產業逆全球化浪潮與地緣政治博弈交織的當下，印度正以令人矚目的速度崛起為國際晶片巨頭戰略佈局的核心坐標。從瑞薩電子宣佈在印啟動3nm先進製程研發，到德州儀器將最小MCU設計團隊落子班加羅爾，再到富士康攜手HCL斥資建設半導體封裝基地...，一場橫跨晶片設計、製造、封裝全產業鏈的“印度熱”正在上演。印度半導體，熱鬧起來了瑞薩3nm，強勢入局印度2025年5月13日，日本半導體巨頭瑞薩電子在印度諾伊達和班加羅爾啟動兩座3nm晶片設計中心，這是印度首個3nm晶片設計項目落地，標誌其半導體野心邁出關鍵一步。瑞薩3nm設計中心聚焦車規級與高性能計算晶片研發，計畫2027年下半年量產。項目獲印度政府大力支援，超270所學術機構獲EDA軟體及學習套件，用於工程師培養。瑞薩計畫2025年底將在印員工增至1000人，並通過“半導體計畫”與“生產掛鉤激勵計畫（PLI）”，聯動250多家學術機構和初創企業。製造環節，瑞薩聯合印度CG Power、泰國星微電子，在古吉拉特邦投資760億盧比（約9.2億美元）建設外包封測廠，專注國防、太空晶片封裝，與塔塔集團28nm晶圓廠協同，建構“設計-製造-封裝”全產業鏈。瑞薩以端到端能力擴展為核心，期望通過與印度政府合作，獲得50%財政補貼，同時深度融入印度人才培養體系。印度計畫五年內培訓8.5萬名VLSI工程師，支援100家初創企業，目標將印度打造為瑞薩全球第二大研發基地。對印度而言，3nm設計能力的突破意義重大，此前該領域由美、韓和台灣主導，此次技術轉移使印度首次躋身高端晶片設計行列。印度電子與資訊技術部將其視為半導體路線圖的“重大飛躍”，目標2030年實現半導體產值1090億美元，佔全球市場10%。然而，項目落地面臨諸多挑戰。製造環節，3nm製程裝置精度要求極高，全球僅台積電、三星等少數企業可量產，瑞薩計畫交由台積電代工，地緣政治風險或影響代工穩定性。供應鏈上，印度本土體系不完善，原材料、裝置供應依賴進口，成本高且不穩定。技術層面，印度雖有龐大工程師群體，但高端設計經驗不足，目前僅具備成熟製程設計能力，3nm工藝對電晶體密度和能效最佳化要求極高，且本土缺乏IP庫和設計工具鏈，需依賴外部支援。印度半導體產業雄心與挑戰並存，瑞薩3nm設計中心的落地是重要進展，但未來能否克服製造依賴、供應鏈困境和技術短板，將決定其能否在全球半導體格局中真正佔據一席之地。富士康與HCL合資：在印度建設半導體封裝廠2025年5月14日，印度內閣批准富士康與HCL集團合資建設半導體封裝廠，總投資370.6億盧比（約4.35億美元），選址北方邦傑瓦爾機場，預計2027年投產。項目分兩期，一期聚焦封裝測試，二期升級為完整製造工廠，最終實現月產2萬片晶圓、3600萬顆顯示驅動晶片的產能。在技術與產品規劃上，項目初期為海外晶片提供後段服務，規避印度本土製造短板；二期轉向顯示驅動晶片製造，覆蓋手機、汽車等領域，與富士康在印iPhone組裝廠形成“晶片-模組-整機”垂直整合生態。項目深度繫結蘋果供應鏈重構需求，目前印度產iPhone佔美國進口量20%，蘋果計畫擴大印度產能以應對地緣風險。富士康借此不僅響應蘋果“印度製造”戰略，還能通過本地化晶片供應降低20%電子元器件進口關稅，其與群創光電合作的面板廠也將與封裝廠協同，推動顯示產業鏈本土化。該項目是印度批准的第六個半導體製造項目，獲“半導體計畫”政策支援，印度政府提供資本補貼、土地優惠及稅收減免，北方邦還給予電力稅豁免與技能培訓撥款。富士康持股40%、HCL集團持股60%，雙方計畫採用“技術引進+本土營運”模式，建構車規電子製造能力，並規劃後續再建兩座晶圓廠及一座封裝廠。截至2025年5月，項目已完成公司註冊與選址勘測，預計年底啟動基建。富士康將培養500名技術人才，引入台灣供應商完善供應鏈；HCL集團正與恩智浦、特斯拉洽談車用顯示驅動晶片代工合作。不過，項目面臨多重挑戰。印度顯示驅動晶片技術積累不足，富士康雖引入面板技術，但晶片設計依賴外部IP授權。二期需突破28nm製程，而本土工程師僅具備40nm經驗，技術轉移依賴台灣專家。此外，全球市場由三星、LG主導，富士康需突破技術指標才能進入主流供應鏈，且印度本土僅能消化30%產能，剩餘產能依賴出口，地緣政治風險或影響訂單穩定。總體而言，該合作是印度半導體“差異化突圍”的重要嘗試，若量產順利，有望形成區域性優勢，但要實現從“封裝測試”到“自主設計製造”的跨越，仍需突破技術、產能等諸多瓶頸。力積電赴印建首座12英吋晶圓廠2024年9月，力積電與印度塔塔電子簽約，在古吉拉特邦共建印度首座12英吋晶圓廠，總投資110億美元，月產能5萬片，預計2026年量產。該項目既是印度半導體製造里程碑，也是力積電全球佈局關鍵一環。力積電負責晶圓廠設計建造、成熟製程技術轉移（28nm及以上工藝）與人才培訓，塔塔集團承擔超90%投資及營運管理。雙方以“技術授權+本土營運”模式，建構“設計-製造-封裝”全產業鏈生態。工廠聚焦車規級、面板驅動及高速運算邏輯晶片，目標市場涵蓋電動汽車、AI等領域。塔塔電子已與恩智浦、特斯拉洽談代工合作，並規劃後續再建兩座工廠，同步推進阿薩姆邦封裝廠建設。對力積電而言，技術轉移可鞏固其成熟製程影響力，借助印度“半導體計畫”7600億盧比補貼與“生產掛鉤激勵計畫”，低成本獲取市場准入。印度政府為項目提供最高50%財政補貼，承諾土地優惠、稅收減免。印度將項目納入“自力更生印度”戰略，目標2030年前培養5萬半導體人才，提升自給率至50%。目前，工廠基建完成30%，12項成熟製程專利已轉移，首批500名學員進入實訓，塔塔與恩智浦代工合作進入技術驗證階段。然而，項目挑戰重重。技術層面，印度工程師雖佔全球半導體勞動力20%，但具備先進製程經驗者不足1%，28nm技術轉移依賴台灣專家。市場方面，全球成熟製程產能過剩，印度本土需求或難消化月產5萬片的規模，需依賴代工訂單平衡產能。政策執行上，印度此前100億美元補貼計畫因審批慢、參與度低收效甚微，此次補貼能否按時到位存疑。力積電與塔塔的合作是印度半導體“跨越式發展”的大膽嘗試，其成敗不僅取決於技術轉移，更依賴印度政府在政策執行、基建配套和市場培育上的持續作為。英飛凌在印度開設研發中心2025年3月24日，英飛凌在印度古吉拉特邦艾哈邁達巴德的全球能力中心（GCC）正式啟用，作為其在印度的第五個研發據點，該中心位於GIFT City，計畫未來五年僱傭500名工程師，聚焦晶片設計、產品軟體研發、資訊技術、供應鏈管理及系統應用工程，目前英飛凌在印員工總數超2500人，班加羅爾為其最大研發基地。英飛凌將印度視為全球創新核心，目標2030年銷售額超10億歐元，緊扣印度車規與工業晶片需求，依託“半導體計畫”最高50%的財政補貼加速佈局。其採用“研發本地化+製造外包”模式，研發端重點開發下一代車規和工業控制晶片，利用印度工程師降低成本；製造端與印企CDIL、Kaynes達成晶圓供應協議，由印企負責封測與銷售，形成“設計-封測-銷售”協作鏈條，目前暫無自建晶圓廠計畫，遠期可能依印度供應鏈成熟度調整戰略。此外，英飛凌積極建構本地生態，與高校合作培養半導體人才，借助古吉拉特邦土地、稅收等政策優惠深化政企聯動，瞄準印度2032年千億美元半導體市場，目標搶佔10%以上份額。英飛凌的印度佈局是其“全球本地化”戰略關鍵落子，通過研發中心、本土合作網路和政策資源整合，試圖在印度半導體爆發期佔據先機，助力印度向“製造強國”轉型。美光在印建設封測廠2023年6月，美光與印度政府簽約，投資27.5億美元在古吉拉特邦建DRAM與NAND晶片封測廠，獲印度中央及邦政府50%、20%財政支援，這是印度“半導體計畫”首個落地的國際龍頭封測項目。工廠聚焦晶圓分割、封裝、測試及模組生產，預計2025年上半年首批產品下線，滿產後可創造超5000個高技術崗位，將成南亞大型儲存晶片封測基地。其選址與塔塔電子晶圓廠、瑞薩電子封測項目形成50公里產業叢集，初步建構“設計-製造-封測”區域閉環。工廠採用40nm及以上成熟製程，服務印度本土及東南亞、中東市場，可降低美光亞太區15%-20%封測成本。項目推進中，美光推動供應鏈本土化，韓國材料商隨廠投資，印度本土企業也在裝置維護、化學品供應等領域合作，美國政府還提供關鍵原材料支援。雖因印度基礎設施短板，投產推遲6個月，但美光仍看好印度市場潛力。該項目是莫迪政府“自力更生印度”戰略的成果，標誌印度向晶片製造環節突破。隨著印度擬推超百億美元新一輪半導體激勵政策，美光正評估二期擴產，計畫2030年前將月封測產能提至15萬片，覆蓋進階技術。美光在印的佈局，展現出印度通過“政策槓桿+國際合作”，加速成為全球晶片製造新樞紐的決心與潛力。半導體巨頭齊聚印度此外，還有諸多全球半導體頭部企業加速在印度建構戰略支點。輝達、AMD等晶片巨頭率先在印設立大規模研究與設計中心，將印度納入其全球創新網路，以分散供應鏈風險並貼近快速增長的消費電子市場。恩智浦作為汽車晶片領域的領導者，宣佈未來幾年內將在印度的研發投入翻倍至超10億美元，目前已擁有四個設計中心及3000名員工，並計畫在大諾伊達半導體園建立專注於5奈米汽車晶片的第二研發部門，目標將員工總數提升至6000人。高通、TI等企業通過設立研發中心和本地化團隊，深度參與印度5G通訊、物聯網等新興領域的技術開發。ADI則與塔塔集團達成戰略聯盟，探索在印度共建半導體製造工廠，重點開發應用於電動汽車和網路基礎設施的定製化晶片，此舉標誌著國際廠商開始從設計環節向製造環節延伸。這些佈局與印度政府的產業政策形成共振。印度通過修訂100億美元半導體激勵計畫，放寬技術要求並提高補貼比例，吸引了包括以色列Tower Semiconductor與Adani Group合作的100億美元晶圓廠項目。此外，全球半導體裝置巨頭也正在加速在印度建構戰略支點，深度參與其產業生態重塑，完善產業鏈佈局。日本DISCO率先在班加羅爾設立法人機構，於艾哈邁達巴德建立服務網點，初期10人團隊將依客戶需求擴展。其佈局意在為美光、塔塔電子等在印晶圓廠、封測廠提供裝置安裝與技術支援，還通過新加坡基地提前培養印度籍行銷人員。應用材料將印度定位為全球研發與供應鏈樞紐，2023年啟動的4億美元投資計畫穩步推進。在欽奈設立人工智慧與資料科學卓越中心，聚焦晶片製造AI應用開發，預計創造500個高端崗位，計畫將員工總數從8000人擴至10000人。同時，與15家供應商合作探索在印建立裝置零部件製造基地，力求驗證中心與晶圓廠物理共置，縮短研發周期，提升材料驗證效率，助力印度在成熟製程領域形成競爭力。Lam Research（泛林集團）實施“供應鏈本土化”策略，2024年宣佈在卡納塔克邦投資12億美元，與當地政府合作推動精密元件、高純度氣體輸送系統等本土供應能力建設。公司評估印度供應商在晶圓製造裝置核心部件的合作潛力，計畫將印度納入全球3000家供應商網路，在刻蝕、薄膜沉積等關鍵裝置領域實現本地化配套，以此增強區域供應鏈韌性，降低亞太地區供應鏈風險。東京電子與印度塔塔電子深度合作，為其古吉拉特邦12英吋晶圓廠供應裝置，還將建立專項培訓體系，助塔塔電子工程師掌握先進製程裝置操作技術。計畫到2026年在印建立裝置交付與售後支援系統，組建本地工程師團隊，服務塔塔電子在汽車電子、AI晶片等領域的製造需求 。巨頭們的佈局與印度產業政策形成共振，印度中央及地方政府提供最高75%的項目成本補貼，促進裝置巨頭與晶圓廠協同發展。國際資本的湧入，印證了印度市場的戰略價值。其吸引力不僅在於預計2026年晶片需求將突破千億美元，是全球增長最快的半導體市場，更在於汽車電子、5G通訊等領域的爆發式增長，為半導體產業提供廣闊應用場景。儘管印度半導體產業仍受基礎設施薄弱、技術積累不足等問題制約，但憑藉“政策槓桿+國際合作”，正逐步從晶片設計外包大國向製造環節邁進。隨著半導體頭部企業深度參與，印度有望在汽車電子、工業控制等細分領域形成差異化競爭力，成為全球半導體供應鏈重構中的重要變數。印度半導體產業的故事實際上，印度半導體產業的發展歷程充滿波折與機遇，從早期的技術突破到政策調整，再到如今的全球巨頭紛紛佈局，其軌跡折射出一個國家在半導體領域的不懈探索。印度半導體產業的起點可追溯至1984年，政府出資成立的半導體製造公司SCL曾在80年代將工藝製程從5微米提升至0.8微米，僅落後英特爾一代。然而，1989年的一場大火燒燬了SCL工廠，重建耗時8年，導致印度錯失半導體發展的黃金時期。此後，印度多次嘗試吸引外資建廠，但因政策滯後、資源不足等問題屢屢受挫，例如2005年英特爾因政策缺失放棄投資，2012年激勵計畫因資本和水資源問題停滯。直到2021年12月，莫迪政府推出“印度半導體計畫”，提供7600億盧比（約100億美元）激勵金，但初期反響有限。真正的轉折點出現在2023年6月，修訂版計畫將財政支援比例提升至50%，覆蓋半導體製造、封裝測試等全產業鏈，並放寬技術要求，吸引美光、瑞薩等巨頭入駐。這一政策調整標誌著印度從“口號式”激勵轉向實質性產業扶持。在政策推動下，印度半導體產業已取得顯著進展。除了上述介紹的廠商之外，幾乎全球排名前列的半導體公司，包括英特爾、德州儀器、輝達、高通等都在印度設有設計和研發中心，大部分人員集中在印度南部卡納塔克邦的班加羅爾市。圖源：ISM此外，印度還與美國、日本、歐盟簽署多項合作協議，推動技術轉移和供應鏈多元化。市場資料顯示，印度半導體消費預計從2019年的220億美元增長至2026年的640億美元，複合增長率16%，其中汽車、消費電子和無線通訊為主要增長領域。半導體巨頭投資印度的動因國際半導體巨頭之所以紛紛奔赴印度，筆者認為有以下幾點原因：政策與資金支援：印度提供全球最慷慨的補貼政策，中央政府承擔50%項目成本，邦政府額外補貼20%-25%，企業實際出資僅需25%-30%，直接降低企業投資門檻。修訂版計畫還針對封測、化合物半導體等細分領域提供專項支援，進一步降低企業投資風險。圖源：India Semiconductor Mission（ISM）人才儲備與成本優勢：印度擁有全球20%的半導體設計人才，英特爾、高通等25家頭部企業在班加羅爾設立研發中心，新思科技等公司員工超5500人。每年新增10萬工程畢業生，為產業提供充足人力儲備，且人力成本僅為發達國家的1/3。英特爾、高通等企業已在印度設立研發中心，利用本地人才進行晶片設計和軟體開發；應用材料、Lam Research等裝置巨頭通過培訓計畫，預計未來五年培養數萬名工程師。地緣政治與供應鏈重構：中美貿易摩擦和全球供應鏈多元化趨勢下，印度成為企業分散風險的重要選擇。半導體巨頭通過在印度設廠，既能規避地緣風險，又能貼近快速增長的本地市場（如汽車電子、5G裝置）。印度與美國簽署的《半導體供應鏈和創新夥伴關係諒解備忘錄》，進一步強化了其作為“可靠製造中心”的地位。市場潛力與產業協同：印度半導體市場規模預計2030年達1100億美元，且政府推動“印度製造”和“數字印度”計畫，刺激本土需求。同時，印度正通過本土巨頭與國際合作打造完整產業鏈，正建構從設計、製造到封裝的完整生態，吸引上下游企業集聚，形成產業叢集，降低企業間協作成本。同時，蘋果在印生產iPhone也能帶動晶片配套需求。基礎設施升級：印度在古吉拉特邦打造“半導體之城”，配套電力、交通等基礎設施，並設立半導體製造生態系統基金，用於園區開發和物流網路建設。此外，印度政府推動“數字印度”計畫，投資1.1萬公里高速公路和智能電網，提升供應鏈效率。動因之下，挑戰仍在！莫迪政府立志2030年將印度打造成全球前五大半導體生產國，憑藉“政策槓桿+國際合作”，試圖從設計外包邁向製造強國。雖吸引多家國際大廠佈局，但深層挑戰仍嚴重制約其發展，即便修訂版“印度半導體計畫”提高補貼比例、放寬技術要求，也未能解決系統性難題。基礎設施與資源短板顯著：半導體製造對電力、水資源和土地要求極高，而印度難以滿足。台積電拒絕在印建廠，直指其電力供應不穩、超純水生產能力不足及物流網路滯後。以塔塔與力積電110億美元晶圓廠為例，選址地古吉拉特邦雖靠港口，卻面臨工業用水短缺問題，電力波動也易致生產線停工。此外，印度70%的半導體級高純度氣體依賴進口，進一步推高製造成本。政策執行與項目落地困難重重：印度補貼政策雖具吸引力，卻因審批繁瑣、技術標準模糊，導致項目頻頻夭折。2021年100億美元激勵計畫因要求過高，僅5份申請進入評估，最終全部流產。2023年政策修訂後，Zoho 7億美元的化合物半導體晶圓廠項目仍因技術路徑不明而終止；Adani集團與高塔半導體的百億美元晶圓廠項目，也因投資風險分攤和市場需求預期分歧，於2024年暫停，暴露出政策與企業需求脫節的問題。人才斷層與勞動力效率低下加劇困境：印度雖擁有全球20%的半導體設計人才，但製造環節專業技能嚴重不足。Semicon India報告顯示，到2032年印度半導體行業勞動力缺口超80%。且本土工人效率僅為中國的60%，抗拒加班，三星電子在印工廠曾因工人薪資、工時等訴求爆發罷工，凸顯勞資矛盾對產業的負面影響。營商環境與地緣競爭也帶來巨大挑戰：印度“外企墳場”的標籤持續削弱投資信心，富士康因補貼延遲退出195億美元合資項目，Zoho、Adani等本土項目流產也暴露政策不確定性。世界銀行資料顯示，2014-2021年近2800家外企撤離印度，繁瑣行政程序和低效司法體系是主因。與此同時，越南憑藉更低成本和更成熟的電子製造業，分流大量外資，其半導體投資增速已超越印度。總體而言，印度半導體產業的困境源於“政策激進”與“能力滯後”的矛盾。雖然部分項目落地帶來短期增長，但缺乏完整產業鏈、人才儲備不足、基礎設施薄弱等問題，使其難以擺脫“低端鎖定”。若無法在技術自主、供應鏈本地化和政策穩定性上取得突破，印度的“晶片夢”恐難實現。寫在最後可以說，印度半導體產業的故事，既是一部錯失機遇的歷史，也是一部政策驅動、全球合作的奮鬥史。如今，全球半導體格局重構之際，印度憑藉“政策槓桿+人才紅利+地緣機遇”，正全力衝刺晶片製造新樞紐。美光封測廠、塔塔晶圓廠等項目落地，瑞薩、力積電等巨頭入局，勾勒出其從設計外包向製造中心轉型的輪廓，政策驅動下的產業集聚效應初步顯現。然而，基礎設施薄弱、供應鏈高度依賴進口、人才結構性短缺等深層矛盾，加上Zoho、Adani 等項目流產、富士康撤資等案例，暴露其“重補貼輕生態”的發展隱患。展望未來，印度若能在政策穩定性、本土供應鏈培育、勞動力技能升級上持續突破，或可在汽車電子、封測等細分領域佔據一席之地。但其能否從“補貼驅動”轉向“創新驅動”，破解基礎設施與營商環境的系統性障礙，將決定這場“晶片豪賭”是重塑全球版圖，還是淪為又一個產業雄心的註腳。 (半導體行業觀察)

近日，業內傳出消息，瑞薩電子已正式放棄使用碳化矽（SiC）生產功率半導體的計畫，原定於「2025年初」在群馬縣高崎工廠投產的項目宣告擱置。這項決策背後，是電動車需求下滑與中國晶片製造商產能增加雙重因素作用下，碳化矽晶片市場環境的持續惡化。瑞薩電子原本對SiC晶片生產寄予厚望，但現實卻讓其望而卻步。該公司認為在當前市場情勢下，開展SiC晶片新業務很難實現收支平衡。今年早些時候，瑞薩電子就已解散了高崎工廠的SiC晶片生產團隊，從實際行動上為這項計畫的終止埋下了伏筆。瑞薩電子首席執行官柴田英利（Hidetoshi Shibata）在二月份的一次簡報會上曾明確表示：“我們認為（市場狀況）極其嚴峻。”從市場資料來看，儘管長期內SiC需求預計將呈現成長態勢，但短期表現卻不盡人意。東京研究公司富士經濟（Fuji Keizai）的資料顯示，2024年SiC市場規模僅成長18%，達到3,910億日元（約26.9億美元），遠低於2024年2月預測的27%成長至4,915億日元。市場成長低於預期的背後，存在著多方面的因素。一方面，歐洲政府補貼的取消，導致該地區電動車銷量放緩，進而影響了對SiC晶片的需求。另一方面，中國製造商的晶圓和晶片產能增加，使得SiC晶片市場競爭加劇，價格下跌。同時，中國汽車製造商增加對國產晶片的採購，也進一步壓縮了國際SiC晶片製造商的市場空間。瑞薩電子並非唯一在SiC晶片市場遭遇困境的企業。羅姆公司截至今年3月的2024財年，由於加大對SiC半導體的投資，12年來首次出現淨虧損。客戶包括特斯拉等的瑞士晶片製造商意法半導體的股價自2024年以來已暴跌逾50%。而美國碳化矽晶片製造商Wolfspeed更是正準備申請破產保護。碳化矽晶片市場目前正面臨前所未有的挑戰。對瑞薩電子等企業來說，如何在市場寒冬中調整策略、尋找新的發展機遇，將成為未來一段時間需要重點思考的問題。而對於整個產業而言，市場的洗牌或許才剛開始，後續的發展態勢值得密切關注。 （半導體技術天地）

2 月 8 日消息，日本瑞薩電子公佈了 2024 日歷年和四季度財務資料。該企業去年實現 1.348479 兆日元營收，同比下滑 8.2%；營業利潤更是銳減 42.9% 至 2229.77 億日元。 瑞薩表示，其營收下降主要是因為需求疲軟導致工業、基礎設施和物聯網業務的收入減少；而營業利潤的大幅下跌同收入下降和由此導致的工廠利用率下降和產品組合疲軟有關，研發費用增加等也是因素之一。 其它財務資料方面，瑞薩在 2024 年淨利潤為 2194.22 億日元，同樣也出現了 34.9% 的嚴重下滑；其全年毛利率為 55.6%。 瑞薩 2024 年四季度營業收入約 2926 億日元；其對本季度的預測是 3015~3165 億日元，中值較 2024 年同期下滑 12.2%。 (國芯網)

一個禮拜前，半導體行業觀察發佈了一篇題為《晶片暴跌，全賴川普》的文章。文中，我們介紹了在川普對晶片行業和評價以及美國的相關政策影響下，導致晶片行業市值大跌。 但現在，隨著海外晶片巨頭紛紛發佈財報，晶片行業又迎來新一輪的暴擊。但和七天前受到不確定消息引起的行業恐慌不一樣，這次的晶片大跌，則完全是在業績資料以及預期拖累的結果。 以至於筆者昨日一直在和行業朋友說：“NXP帶來的恐慌，被TI拉起來一把，再被瑞薩和ST推進了更深的深淵。” NXP敲響警鐘，TI穩住心態

十年前，瑞薩電子公司受政府控制，資金不斷流失。如今，這家日本晶片製造商的市值已達 350 億美元，並計畫通過一系列海外收購，到 2030 年將市值提高到 1000 億美元左右。 這些交易的背後是前美林銀行家Hidetoshi Shibata。在擔任首席執行官五年後，這位 51 歲的首席執行官看到了印度和支援人工智慧的微控製器的新業務，幫助公司在 2020 年前將年收入翻一番，達到創紀錄的 200 億美元。他的目標是將公司的估值提高三倍，達到 16 兆至 17 兆日元，而此時，人工智慧的熱情再次高漲，推動這家僅次於豐田汽車公司、本田汽車公司和日產汽車公司的晶片製造商的股價達到全球金融危機以來的最高水平。 消息公佈後，周三股價上漲 5.1%，為 5 月 23 日以來的最大漲幅。 瑞薩電子由 NEC 公司、日立公司和三菱電機公司旗下的晶片部門組建而成，2009 年，瑞薩電子成為全球第三大晶片製造商，僅次於英特爾公司和三星電子公司。但隨著日本客戶數量的減少，瑞薩電子的命運也隨之消逝。此外，2011 年 3 月日本地震中，一家重要工廠受損，汽車製造商不得不減少對任何一家供應商的依賴，瑞薩電子很快便被競爭對手恩智浦半導體公司搶佔了市場。

牽引日本科技和股市飛漲的一股力量，莫過於日本半導體企業。今天，我們嘗試做一個極簡日本半導體企業圖鑑，總結日本各領域半導體頭部企業與其特徵。 日本主力晶片五強（排名不分先後） 01 索尼半導體（6758）電子之眼 作為索尼集團中的重要成員公司，索尼半導體的主要產品被譽為：電子之眼。2022年營業額1兆4022億日元，利潤2122億日元。主要研發製造的產品CMOS影像感測器全球市佔率佔比42%，位居世界第一。第二名三星電子19%。排名第三的是中國企業Omnivision，佔11%。