隨著邏輯製程微縮排入埃米時代,基於原子級超薄二維(2D)半導體的垂直堆疊互補場效應電晶體(CFETs)為器件微縮突破A2節點提供了潛在路徑。本文建構了針對A2節點、接觸多晶矽間距(CPP)為36奈米、柵長(Lg)為10奈米的整合工藝流,並對若干關鍵工藝模組進行了初步驗證。儘管二維柵極全環繞(GAA)CFETs採用原子級超薄溝道,但在A2節點下,其接觸多晶矽間距微縮優勢並未優於矽基GAA CFETs,這是因為接觸形成的限制條件使得兩者的最小CPP均約為36奈米。
此外,本文結合關鍵評估與多尺度功耗-性能-面積(PPA)評估框架,該框架涵蓋量子輸運模擬、緊湊模型生成、面向A2節點的二維CFET柵極全環繞整合工藝流定義、寄生參數提取以及電路級基準測試。分析結果表明,二維GAA CFETs的預期性能優勢受非理想效應的嚴重制約,尤其是高接觸電阻和佔主導地位的佈局寄生電容。
儘管架構最佳化可提升電容-電阻比值,但絕對電容的相應增加會限制電路層面的性能提升。要實現實質性突破,需對接觸結構、輸運特性和寄生參數進行協同最佳化,同時研發適配二維材料的CFET新型架構。
介紹