據外媒報導，在中國廠商長鑫儲存在 IC China 正式發佈最新 DDR5 和 LPDDR5X 產品後， 韓國媒體Business Korea 援引專家觀點分析認為，儲存晶片領域，中國與韓國的差距正在拉平之中。Business Korea 報導稱：長鑫儲存的 DDR5 最高速率達 8,000Mbps、最高顆粒容量 24Gb，性能可媲美三星和 SK 海力士最新 DRAM。今年稍早時，市場曾出現由中國企業生產的少量 DDR5 產品，但這次是長鑫儲存作為代表，首度正式展示實際產品。韓國半導體產業人士指出，長鑫儲存展示 DRAM 性能值得關注，其 DDR5 最大速度 8,000 Mbps，比上一代產品（6,400 Mbps）提升 25%，在技術路線上至少已追上韓國 DRAM 公司。長鑫儲存的性能足以應用於搭載最先進 CPU 的伺服器。Business Korea 還引述日經及研調機構 Counterpoint Research 的資料稱，長鑫儲存第三季 DRAM 市佔率達 8%，排名第四。在 NAND 部分，另一家中國廠商長江儲存第三季市佔率為 13%。長鑫儲存 DRAM 月產能為 27 萬片，約三星（64 萬片）和 SK 海力士（51 萬片）的 42–53%。外界預期，長鑫儲存全面量產 DDR5 與 LPDDR5X 有望降低儲存器熱潮的強度，但也將衝擊韓國公司在中國的銷售。Business Korea 報導指出：以去年為例，韓國兩間公司在中國的總銷售額為 87 兆 3,000 億韓圜（1億韓元大約為50萬人民幣，即接近4300億元人民幣），約佔兩家公司合計總銷售額的 23.7%。由於美國封鎖 EUV 等關鍵裝置出口中國，中國廠商技術發展有所受限，但與韓國在通用 DRAM 市場的技術差距約不到一年。長鑫儲存內部人士表示，新產品將成為替代方案，降低對海外公司的依賴。Business Korea 認為，隨著 2030 年迎來 3D DRAM 時代，競爭關係可能又會出現變數。3D DRAM 是將儲存晶片單元向上堆迭的產品，當 3D DRAM 時代來臨時，對 EUV 曝光裝置的需求將下降，這可能成為中國廠商超車的機會。韓國中國經濟與金融研究院院長 Jeon Byeong-seo 認為，如果五年後能商業化不需 EUV 的製程技術，目前的技術差距可能瞬間縮小。首爾大學材料科學與工程系 Hwang Cheol-seong 教授也表示，單看儲存晶片技術水平，韓國與中國的差距幾乎已經消失。當不需要 EUV 曝光裝置的 3D DRAM 時代在五年後到來時，中國將進一步崛起。 (芯聞眼)

如今，隨著先進製程研發成本激增、量子隧穿效應等物理極限逼近，傳統工藝升級的紅利日益縮小。在摩爾定律逐漸放緩的當下，半導體行業正從單一依賴製程微縮的路徑轉向多元化創新。其中，先進封裝技術的興起為晶片性能的進一步最佳化提供了新的思路。此外，特色工藝的發展更是成為推動半導體產業多元化和差異化競爭的關鍵力量。不同於追求電晶體密度極致的先進製程（如3nm、2nm），特色工藝以其定製化、多樣化製程最佳化能力，聚焦特定應用場景的深度最佳化，通過整合異構技術、材料創新、器件架構革新等手段，實現性能、功耗與成本的精準平衡，在汽車電子、工業控制、物聯網等對可靠性與功能整合要求嚴苛的領域，展現出不可替代的優勢。據相關資料統計，當前全球特色工藝市場規模已突破500億美元，年複合增長率達15%，遠超半導體行業平均增速。在此背景和趨勢下，台積電、聯電、中芯國際等廠商正加速佈局，其中台積電以“技術廣度+生態深度”建構起特色工藝的全球標竿：從儲存技術領域的RRAM、MRAM，到滿足汽車電子嚴苛要求的車規級工藝，再到針對特定應用的功率器件和射頻工藝，憑藉其深厚的技術積累和強大的研發實力，台積電不斷拓展特色工藝的邊界，為全球半導體產業的多元化發展注入了關鍵動能。台積電特色工藝全景台積電作為全球領先的晶圓代工廠，擁有豐富的特色工藝組合，涵蓋多個技術領域。在台積電2025技術研討會上，台積電執行副總經理暨共同營運長米玉傑博士介紹了台積電的特色工藝技術，為汽車、ULP/IoT（超低功耗和物聯網）、RF（射頻）、eNVM（嵌入式非易失性儲存器）、高電壓顯示、CIS（CMOS圖像感測器）和電源IC提供最全面的解決方案，助力連線字世界與現實世界。汽車電子與高壓技術：汽車客戶採用台積電最先進的邏輯技術，從N7A、N5A到N3A，通過汽車級認證，專為ADAS、自動駕駛和智能座艙設計，支援高可靠性和長生命周期需求；BCD-Power工藝：整合雙極電晶體、CMOS和DMOS器件，提供高壓（如40-90V）解決方案，適用於汽車電源管理、工業控制等場景，提升系統整合度。低功耗與物聯網：台積電N4e工藝針對超低功耗物聯網AI裝置最佳化，結合嵌入式非易失性儲存器（eNVM），實現高效能與低成本的平衡；ULP（超低功耗）技術提供超低漏電電晶體和低電壓解決方案，適用於可穿戴裝置和感測器節點。射頻：邊緣AI的興起對無線通訊和資料傳輸速度提出更高要求，以與雲端AI協作。這一趨勢增加了RF-SoC的複雜性、尺寸和功耗需求。台積電的先進RF CMOS技術提供有效的功耗和面積擴展，提升產品競爭力和最佳化使用者體驗。此外，該技術增強了模擬單元、LDMOS、低VDD覆蓋和低噪聲器件等特性。通過設計創新和系統整合實現更大的產品差異化。高電壓顯示：在顯示技術方面，台積電推出了業內首款FinFET HV（高電壓，High Voltage）平台。與28HV相比，16HV預計將顯示驅動IC功耗降低約28%，邏輯密度提升約40%。N16 HV還為AI玻璃顯示引擎提供平台，具備更小的外形和佔地面積、超同步像素和ULP消耗。CIS產品：台積電還在低像素領域開創了CIS產品，LOFIC（橫向溢流整合電容器）採用像素內高密度電容器。得益於台積電的3D高密度MIM電容器，LOFIC像素設計達到新高度，該技術為智慧型手機提供約100 dB高動態範圍視訊能力，消除運動模糊，並支援汽車ADAS的高影格率成像。它提供120 dB無LED閃爍的動態範圍，同時不犧牲低光性能和解析度。台積電助力eFlash瓶頸破局此外，尤為值得關注的是eNVM（嵌入式非易失性儲存器）領域，台積電通過車規級RRAM、低功耗MRAM等技術，突破傳統eFlash的擴展極限。米玉傑博士介紹，傳統eFlash（嵌入式快閃記憶體）在28奈米達到擴展極限。非易失性儲存器技術正轉向RRAM（電阻式隨機存取儲存器）和MRAM（磁性隨機存取儲存器），從40、28奈米繼續擴展到16/12奈米。其中，RRAM具有最少的工藝複雜性，可滿足所有eFlash應用要求。基於BEOL（後端工藝）層建構，實現完全邏輯相容。台積電的40、28和22奈米RRAM自2022年起量產，12奈米RRAM已準備好接受消費產品客戶流片。此外，台積電22奈米RRAM已通過汽車應用認證，預計12奈米RRAM很快也將滿足同樣嚴格的汽車要求。RRAM將在未來幾年進一步擴展到6奈米。繼RRAM之後，MRAM同樣基於BEOL工藝，邏輯相容。MRAM提供卓越的性能和可靠性，適合最嚴格的汽車和工業應用。台積電的22奈米MRAM已量產，16奈米MRAM已準備好接受客戶。同時，台積電還在開發12奈米MRAM，以提升邏輯密度和性能，MRAM也將在未來幾年擴展到5奈米。同時，台積電的RRAM和MRAM還能與其現有汽車電子特色工藝（如N3A、BCD-Power）形成協同，完善汽車晶片的儲存+邏輯整合解決方案。此外，RRAM/MRAM的低功耗特性，能與台積電ULP（超低功耗）技術平台互補，滿足物聯網裝置長期待機需求。能看到，這些技術已從研發轉入商業化階段，屬於能夠或即將實際落地的特色工藝組合。台積電在eNVM領域的特色技術突破，通過RRAM和MRAM替代傳統eFlash，解決了傳統eFlash在28nm以下節點的擴展難題，滿足了汽車、IoT、工業等特定場景的儲存需求，更通過與先進工藝和封裝技術的協同，推動MCU、感測器、連接晶片等在汽車、IoT、工業領域的創新應用，是台積電特色工藝體系中儲存技術類股的重要組成部分。隨著邊緣計算、智能駕駛等場景對本地儲存需求的爆發，台積電eNVM技術正成為支撐下一代智能裝置的關鍵底層技術之一。相比之下，三星的汽車級 eNVM（如28nm MRAM）尚未實現大規模商用，英特爾的嵌入式MRAM良率仍在提升中。綜合來看，通過將先進製程與特色技術結合，通過3D封裝、存算一體等技術，台積電在積極推動晶片架構從“功能整合”向“系統重構”演進，並且與英飛凌、聯發科、恩智浦等頭部客戶聯合研發，形成“工藝-IP-產品”閉環，能為客戶提供從晶片設計到系統整合的一站式解決方案。未來，台積電還計畫推出3D RRAM MCU與矽光子整合平台，並實現自旋軌道轉矩（SOT）RRAM量產，將憑藉這些差異化優勢進一步鞏固其在特色工藝領域的全球領導地位。這一技術路徑不僅為客戶提供性能與成本的最優解，更將重塑半導體行業的創新範式。基於在非易失性儲存（NVM）領域的廣泛佈局和技術突破，台積電的 RRAM/MRAM 憑藉高可靠性和邏輯相容性，能夠為MCU、感測器等晶片提供“儲存-邏輯”一體化解決方案。在這一技術變革中，MCU大廠正與代工廠深度協同，借特色工藝突破性能天花板——英飛凌AURIX™的車規級eMRAM、恩智浦S32G的eRRAM、意法半導體STM32L的低功耗 eFeRAM...等等，這些融合新型儲存技術的MCU產品，正重塑汽車電子、工業控制等領域的技術架構。MCU市場，eFlash迎來倒計時？眾所周知，近年來MCU一直在40nm徘徊，直到近期MCU才開始向先進製程突破。其之所以遲遲跟不上先進製程的節奏，原因之一便是eFlash這個“拖油瓶”。回顧歷史能夠發現，早在上世紀90年代，憑藉可程式設計性、非易失性和片內嵌入性等特性，eFlash在當時數十億美元的MCU行業開啟了“eFlash創新”時代。從1991年開始的0.8微米技術節點，eFlash技術已與標準CMOS邏輯技術相結合，使MCU在2015年就達到了28nm的產品水平。而此後多年，隨著16nm FinFET、FD-SOI等技術的演進，使得eFlash漸漸跟不上時代發展的節奏。可以說，eFlash作為MCU片上的老兵，雖然行業已經利用浮柵、SONOS或SG-MONOS等技術開發了多代產品，但在面對更為複雜的需求時，包括更高的性能功耗比、更高的儲存密度、數位電路密度等，疲態盡顯。圖源：電子工程世界儲存界普遍認為，28nm/22nm矽光刻節點將是eFlash的最後一個經濟高效的技術節點，這並非因為可擴展性限制，而是考慮到成本和工藝的結果。一方面，由於製造28nm及以下的eFlash需要9-12層甚至更多層掩模，在追求極致性價比的MCU中，eFlash的性價比不復存在；另一方面，更高的eFlash工藝節點會帶來可靠性問題。隨著器件規模超過40nm，eFlash系統的可靠性不僅受到eFlash儲存單元的限制，還受到外圍電晶體和金屬互連的限制。這對先進的 eFlash 設計提出了巨大挑戰。此外，難以與先進的邏輯工藝整合、佔用太多的系統功耗預算、可重寫次數太少從而加速eFlash的老化等等，也成為eFlash在MCU應用中面臨的一大挑戰。圖源：電子工程世界尤其是隨著終端市場需求越來越複雜，MCU逐漸向200MHz以上主頻、低功耗和大容量儲存方向發展，加上多核異構需求，其片上的大多器件製程也需要壓到28nm以下，eFlash的製程限制越來越明顯。對此，行業廠商們紛紛開始探索新的潛在替代技術，目前市場有多種新型儲存器已經開始用在MCU內——eRRAM（嵌入式阻變儲存）、eMRAM（嵌入式磁性儲存器）、ePCM（嵌入式相變儲存器）、eFeRAM（嵌入式鐵電儲存器）等，這些技術能夠顯著提高MCU性能，降低整體功耗，基於這些eNVM方案打造的產品，將能更好的服務於智能汽車、端側AI、物聯網等領域。MCU大廠，技術路線分化英飛凌：看好eRRAM技術在新型儲存技術探索中，英飛凌與台積電合作，將eRRAM（嵌入式阻變儲存器）技術應用於其下一代AURIX MCU中。RRAM作為結構最簡單的儲存技術，是通過改變電介質的電阻來工作。RRAM可兼具DRAM的讀寫速度和SSD非易失性，因此具有高讀寫速度、高耐久性、單個單元能儲存多位資料等特性，引入RRAM將為MCU的提高性能、減少功耗和節約成本以及進一步小型化創造了巨大的潛力。以成本為例，28nm及以下的快閃記憶體會面臨需要額外增加9-12層掩膜版，導致成本升高，而RRAM由於採用簡單的記憶體單元結構與材料，因此只需多增加一層掩膜版，就能夠整合於現有的製造流程，進而可以實現更低的生產成本。在28nm節點引入RRAM，有利於MCU產品的尺寸縮減、功耗降低、性能提升等。據悉，2021年底英飛凌宣佈推出TC4XX系列MCU；2022年11月和台積電完成RRAM的量產研發；2023年將RRAM和邏輯器件結合，之後開始正式量產。英飛凌宣佈，其下一代 Aurix 微控製器將採用先進的eRRAM技術，而非傳統的嵌入式快閃記憶體（eFlash）。這一創新將搭載在台積電的28nm工藝節點上，為汽車行業帶來革命性的變恩智浦：MRAM路線推動者MRAM（磁阻隨機存取儲存器）的核心原理是利用材料的磁阻效應，即材料的電阻會隨著外部磁場的變化而變化，該儲存技術擁有非易失性、讀寫次數近乎無限、寫入速度極快、功耗低，以及邏輯晶片整合度高等特點。eMRAM可與16nm FinFET等先進製程工藝無縫整合，這是eFlash所不能企及的特性。因此，NXP的高端車用MCU非常適合採用eMRAM作為儲存方案。對此，NXP與台積電合作在2023年開發了16nm FinFET工藝的嵌入式MRAM IP，計畫用於S32Z與S32E處理器中，面向汽車應用。前不久，恩智浦發佈首款16nm嵌入式MRAM汽車MCU S32K5，突破性能界限的同時實現安全高效，寫入速度比傳統快閃記憶體快15倍，這使得車載應用中的韌體更新更加高效且可靠。整合機器學習加速器與安全加密技術，為軟體定義汽車提供可擴展的智能平台，支援即時處理感測器資料並確保全生命周期安全升級，2025年第三季度開放樣品申請。此外，MRAM提供多達一百萬個更新周期，耐久性超過快閃記憶體和其他新興儲存器技術的十倍，為汽車失效缺陷提供高度可靠的技術。隨著基於軟體的功能在車輛中越來越廣泛，更新頻率將增加，MRAM的速度和穩健性將變得更加重要。與此同時，MRAM的非易失性和抗輻射特性使其在極端環境下表現出色，為特殊領域的MCU提供了更優的選擇。有業內人士預測，S32K5的量產將引發多米諾骨牌效應——其MRAM技術可能終結eFlash在車規儲存領域的主導地位，而16nm工藝帶來的能效優勢或將迫使競爭對手提前佈局更先進製程。在這場由車規級MCU驅動的技術競賽中，恩智浦正通過S32K5系列重新劃定智能汽車的算力疆界。瑞薩：推進STT-MRAM技術瑞薩也是eMRAM技術的主要推進者。據悉，瑞薩的MRAM基於自主研發，類別上屬於STT-MRAM（自旋注入式MRAM）。2022年6月，瑞薩推出STT-MRAM的22奈米製造工藝技術；ISSCC 2024上，瑞薩宣佈已開發出用於嵌入式自旋轉移矩磁阻隨機存取儲存器（STT-MRAM）的電路技術，具有快速讀寫操作的測試晶片。據介紹，採用22nm嵌入式MRAM工藝製造了具有10.8Mbit MRAM儲存單元陣列的原型MCU測試晶片。對原型晶片的評估證實，在125°C的最高結溫下實現了超過200MHz的隨機讀取訪問頻率和10.4 MB/s的寫入吞吐量。瑞薩在基於16nm與22nm節點邏輯電路的測試表明，MRAM能夠帶來更強的讀寫速度和能效表現，進而增強MCU的整體性能。不同於其他原廠將先進eNVM方案用於車芯，瑞薩整合STT-MRAM技術的MCU將主要應用在物聯網領域，當然未來也存在用於車芯的可能。作為MRAM的一種變體，STT-MRAM附近電子的自旋會影響MTJ的極性。與其他形式的 MRAM相比，STT-MRAM具有更低的功耗和進一步擴展的能力，雖然STT-MRAM具有與 DRAM和 SRAM相當的性能，比如即使切斷電源，資訊也不會丟失，而且和DRAM一樣可隨機存取；STT-MRAM可擦寫次數超過1015次，與DRAM和SRAM相當,大大超出了快閃記憶體的擦寫次數。IMEC在2018年IEEE IEDM 會議上就曾展示了在5nm技術節點引入STT-MRAM作為最後一級 (L3) 快取儲存器的可行性，因此很多人認為STT-MRAM會改變“儲存器（硬碟及NAND快閃記憶體）為非易失性、更高層級的記憶體（DRAM及SRAM）為易失性”的傳統電腦架構，有望成為領先的儲存技術。ST：主推PCM相變儲存器方案在新型儲存方面，意法半導體（ST）一直是微控製器嵌入式儲存器相變儲存器 (ePCM) 的主要推進者，尤其是汽車應用。ePCM的原理是通過改變溫度，讓相變材料在低電阻結晶（導電）狀態與高電阻非結晶（非導電）狀態間轉換，具有高寫入速度、低功耗和高耐久性等優點，它在低電壓下的讀寫速度比eFlash及其他多種eNVM具有顯著優勢，且在28nm節點的製造成本要比eFlash更低。或許是性能過於優異，PCM率先登上了MCU的舞台，據此前新聞報導，在28奈米世代以後的生產技術中，MCU廠家率先發佈的eNVM技術就是ePCM。實際上，早在2000年意法半導體就開始研究PCM，並與英特爾合作，2005年意法半導體和英特爾共同開發了90nm的PCM技術，2008年兩家公司合併了各自的分立儲存器業務，成立了 Numonyx NV 合資企業，隨後被美光收購。2018年，意法半導體宣佈內建ePCM的28nm FD-SOI車用MCU技術架構和性能標準，開始提供主要客戶搭載ePCM的MCU樣片。2022年9月，意法半導體推出Stellar P 系列車規MCU，Stellar P6由意法半導體自營晶圓廠製造，採用高能效28nm FD-SOI技術，內嵌容量高達20 MB的相變儲存器(PCM)。根據ST的說法，這項技術改變了無線（OTA）更新的過程——即PCM能夠支援不間斷的OTA更新。按照嚴格的汽車高溫工作環境、抗輻射和資料保存要求開發測試，意法半導體PCM具有快閃記憶體沒有的單位元覆寫功能，使得訪存速度更快。據瞭解，意法半導體還在主推18nm相變儲存器（PCM）技術，其與三星聯合推出整合嵌入式相變儲存器（ePCM）的18nm FD-SOI工藝，並計畫於2025年下半年將基於該工藝的首款STM32 MCU量產。Stellar產品家族不僅代表著意法半導體在汽車MCU領域的最新突破，更憑藉其獨特的嵌入式非易失性儲存器技術，成為了市場上最為成熟且緊湊的汽車級儲存單元解決方案。這一技術不僅填補了行業在eFlash之後的空白，更以其前瞻性的設計，贏得了廣泛的關注。TI：瞄準FRAM德州儀器（TI）則選擇了FRAM（鐵電隨機存取儲存器）作為其技術路線的重點方向。FRAM利用鐵電材料的獨特物理特性來實現資料儲存，以其高可靠性、低功耗和快速寫入能力著稱，尤其適用於惡劣環境下的應用。FRAM能夠承受頻繁的讀寫操作而不損失性能，同時還具備出色的抗輻射能力，這種特性使得TI的MCU產品在高溫、高壓或強電磁干擾環境中表現出卓越的耐用性。綜上所述，40nm尤其是28nm之後的節點，MCU的嵌入式儲存方案也需要更新。各大MCU原廠在這方面技術路線各異，但都爭取達到更高的儲存密度、更快的讀寫速度與更低的功耗，以迎合智能汽車、端側AI等市場的需求。能看到，各種新型eNVM方案，往往兼具RAM的速度和Flash的非易失性，從而為MCU的技術創新打下堅實基礎。在這些新的方案達到成熟穩定之後，MCU的產品形態也必將迎來煥新。與此同時，代工廠商在MCU製造領域的角色也在不斷強化。台積電憑藉其領先的工藝技術，逐漸成為高端MCU生產的主力供應商，為MCU廠商提供了更具成本效益的解決方案，還通過最佳化工藝參數和材料配方，進一步提升了MCU在高頻運行條件下的性能表現。這一趨勢從市場角度也能得到反饋，用於MCU的嵌入式NVM也在快速增長。據Yole資料顯示，新興eNVM晶圓產量從2023年的約3 KWPM將增長到2029年的約110 KWPM (CAGR23-29~80%)。就收入而言，預計嵌入式NVM市場到2029年可能達到約26億美元，其中三種主要的eNVM 技術具有類似的增長潛力。除了新興儲存路線外，很多廠商也在選擇加大eFlash的容量。但相對來說，新興儲存技術潛力更高，具備較大優勢。後eFlash時代，新型儲存重塑MCU生態幾種新型儲存技術不能簡單粗暴地分出好壞，因為每種儲存類型的側重點不同：RRAM：比MRAM和PCM研究稍晚，擦寫速度由觸發電阻轉變的脈衝寬度決定，一般小於100ns；讀寫採用可逆無損害模式，可以大大提高使用壽命；部分RRAM材料具備多種電阻狀態，可進一步提高儲存密度。MRAM：製造成本高於RRAM，不過具備更高的可靠性和更低的可變性，提升面積效率和穩健設計；寫入時間可低至2.3ns，並且功耗極低；MRAM本身具備非易失性，但鐵磁體磁性斷電不會消失，故MRAM和DRAM一樣可以無限次重寫；具備在邏輯電路上構造大規模記憶體陣列的潛力。PCM：低延時、讀寫時間均衡、功耗低；讀寫具備非破壞性，耐寫能力強；部分PCM採用非電晶體設計，可實現高密度儲存；此外，PCM與材料帶電粒子狀態無關，故其具有很強的抗空間輻射能力。總而言之，每種儲存技術都各有優缺點，並沒有完美的存在。同時，還有觀點表示，未來將呈現多種儲存技術共存，而非單一替代的趨勢。針對分層儲存架構，MCU內部採用“eMRAM（快取記憶體）+eRRAM（程序儲存）+外接NOR Flash（大容量資料）”組合，平衡儲存速度與容量。在工藝協同創新方面，台積電計畫在12nm節點實現“MRAM+RRAM”混合儲存單元，MRAM 負責高頻讀寫（如控制參數），RRAM儲存韌體，單晶片儲存密度將提升30%。與此同時，與先進製程深度整合，突破“儲存牆”也成為業界聚焦的重點，例如16nm FinFET與新型儲存技術協同，支援 MCU 在 16nm 節點實現 “儲存-計算” 同構整合，相比28nm方案性能提升40%，功耗降低 50%；此外還有廠商計畫量產3D eMRAM MCU，通過 TSV將儲存層（22nm MRAM）與計算層（12nm FinFET）堆疊，單晶片整合度提升至100MB儲存+200MHz CPU，適用於機器人控製器。總體來看，新型儲存正在重塑MCU產業格局，推動MCU進入“後eFlash時代”，走向“多元儲存驅動”的技術紅利期。這一趨勢下，台積電、英飛凌、意法半導體、恩智浦、瑞薩、TI等技術領先者將持續受益。 (半導體行業觀察)

在AI的狂飆猛進中，大模型規模呈指數級增長態勢，從最初的 GPT-3的1750 億參數，到如今前沿模型邁向兆級參數的征程，每一次跨越都對計算資源提出了近乎苛刻的要求，尤其是儲存頻寬，給傳統的記憶體技術帶來了巨大挑戰。在過去幾十年中，伺服器硬體的算力峰值基本以每兩年3倍的速度飛速增長，展現出強大的計算潛力。然而，DRAM頻寬的增長速度卻僅為每兩年1.6倍，片間互連頻寬的增速更是只有每兩年1.4倍。這種不均衡的發展速度，使得在長達20年的時間跨度裡，造成了記憶體的存取速度嚴重滯後於處理器的計算速度，記憶體瓶頸導致高性能處理器難以發揮出應有的功效，這對日益增長的高性能計算形成了極大的制約。這種不均衡的發展，被業界稱為“儲存牆”問題。“儲存牆”的存在使得處理器的性能無法得到充分發揮，嚴重制約了AI模型的訓練和推理速度。有相關研究表明，在一些大規模的AI訓練任務中，由於記憶體牆的存在，處理器的實際利用率可能只有理論峰值的20% - 30%，這無疑是對計算資源的巨大浪費。直到HBM的出現，宛如一場儲存領域的革命，徹底改變了傳統DRAM的佈局模式。HBM 憑藉其超高的頻寬，能夠實現每秒1.2TB的資料傳輸速度，這一數字是傳統DRAM的數倍甚至數十倍，有效緩解了記憶體頻寬的壓力，使得AI晶片能夠更快速地獲取和處理資料，從而大大提升計算效率，滿足AI模型對頻寬的極致需求。而HBM之所以能夠實現如此高的頻寬，關鍵在於其採用了先進的3D堆疊技術，通過矽通孔（TSV）技術，將多個DRAM晶片垂直堆疊在一起，形成了一個緊密的儲存模組。在傳統的DRAM中，晶片是平鋪在電路板上的，資料傳輸線路較長，訊號衰減和延遲較大。而HBM的3D堆疊結構使得資料傳輸線路大幅縮短，訊號傳輸更加快速和穩定。然而，儘管HBM在技術上展現出了巨大的優勢，但其製造過程堪稱一場精密而複雜的“垂直革命”，其核心在於TSV、減薄封裝和微凸點等關鍵技術的協同運用，每一個環節都蘊含著極高的技術難度和工藝挑戰，且其高昂的成本或許也成為了制約其大規模應用的一大障礙，使得許多對成本較為敏感的應用場景望而卻步。綜合來看，傳統DRAM面臨“儲存牆”瓶頸；DRAM堆疊而來的HBM同樣面臨工藝複雜、成本高昂的挑戰。因此，當傳統DRAM及其路徑延續性技術創新的弊端開始暴露出來，市場亟待能夠滿足新場景需求的儲存器產品，一些新型儲存迎來機會窗口。DRAM危機，新型儲存技術群雄逐鹿3D鐵電RAM：DRAM儲存架構的顛覆者在探索DRAM替代技術的征程中，3D鐵電RAM展現出了巨大的潛力，成為了備受矚目的焦點。其中，美國SunRise Memory公司便是這一領域的開拓者，他們致力於開發用於AI應用的3D鐵電RAM晶片，其技術路徑極具創新性。據瞭解，SunRise Memory採用垂直堆疊的FeFET儲存單元，這種獨特的設計使其目標儲存密度比傳統DRAM晶片提高10倍。通過巧妙地利用HfO2（二氧化鉿）的鐵電效應，該技術實現了非易失性儲存，這意味著在斷電後資料依然能夠得以保存，大大提高了資料的安全性和穩定性。不僅如此，其功耗相較於傳統DRAM降低了90%，這對於對功耗極為敏感的AI應用來說，無疑是一個巨大的優勢。在資料中心中，大量的伺服器需要長時間運行，功耗的降低不僅可以減少能源成本，還能降低散熱需求，從而降低整個資料中心的營運成本。因此，與傳統DRAM相比，3D鐵電RAM在性能上具有明顯的優勢。它不僅具備DRAM的高速讀寫特性，能夠快速響應資料請求，還擁有快閃記憶體的非易失性，無需頻繁刷新資料，降低了能耗。對此，SunRise堅信3D鐵電RAM能夠提供高容量、高頻寬、低功耗的替代方案。該公司已組建了一支由40名工程師組成的團隊，分別位於美國和以色列，並正在設計其鐵電RAM，使其能夠在現有的掌握3D工藝流程的大批次晶圓廠（例如3D NAND晶圓廠）中生產。SunRise公司還表示，該晶片級架構還希望平行管理數百個獨立的儲存庫——最佳化頻寬而非晶片面積和成本，這將有助於降低延遲，並支援以記憶體為中心的AI推理和訓練以及高性能計算。這一目標一旦實現，或將為AI推理和訓練以及高性能計算帶來前所未有的變革。然而，3D鐵電RAM要實現大規模商業化生產，還面臨著諸多挑戰。在材料方面，需要進一步最佳化HfO2等鐵電材料的性能，提高其穩定性和可靠性。在製造工藝上，也需要不斷創新，降低生產成本，提高生產效率。SunRise也並未透露何時能將3D鐵電RAM推向市場，也未透露那些具備3D技術的製造商可以成為其合作夥伴。只是在其網站上表示，目前開發過程已進行到一半左右。此外，韓國科學技術院（KAIST）在鐵電儲存領域也取得了突破。其研究團隊在FeFET與HfO2鐵電效應的研究上，通過精確調控HfO2鐵電材料的准同型相界（MPB），成功實現低功耗、高可靠性的FeFET器件。這一成果為儲存技術的發展開闢了新的道路。據悉，准同型相界是鐵電材料中兩種相之間的特殊區域，在這個區域內，材料的性能會發生顯著變化。KAIST的研究團隊巧妙地利用這一特性，通過調整材料的成分和製備工藝，使得FeFET器件的性能得到了極大的提升。他們研發的FeFET器件，儲存單元面積可縮小至4F²，這一成果使得儲存密度大幅提升，為3D DRAM堆疊奠定了堅實基礎。整體來看，在實際應用中，這種新型的FeFET器件展現出了巨大的潛力。在資料中心中，它可以提高儲存系統的性能，降低能耗，為大規模資料儲存和處理提供更高效的解決方案。當然，從實驗室研究到實際應用，還有很長的路要走。研究團隊需要進一步最佳化器件的性能，提高其相容性和穩定性，以滿足不同應用場景的需求。同時，還需要與產業界緊密合作，推動技術的產業化處理程序。DRAM+非易失性記憶體，新革新記憶體供應商Neumonda GmbH已與Ferroelectric Memory Co.（FMC）聯手，幫助銷售FMC的“DRAM+”非易失性記憶體。Neumonda在DRAM記憶體設計和測試領域擁有多項專利，將為FMC提供記憶體諮詢服務，並為其非易失性DRAM+產品提供Rhinoe、Octopus和Raptor測試平台。兩家公司將在測試解決方案的設計和提供以及DRAM+的市場行銷方面展開合作。FMC成立於2016年，是德累斯頓工業大學孵化器公司NaMLab GmbH的衍生公司。據悉，FMC成立的初衷是將HfO2鐵電效應這一顛覆性發明應用於半導體儲存器，將其應用於DRAM，可將DRAM電容器轉變為低功耗、非易失性儲存裝置，同時保持DRAM的高性能，從而生產出適用於AI計算的顛覆性非易失性DRAM儲存器。較舊的FeRAM技術（通常使用鋯鈦酸鉛 (PZT) 作為鐵電層）容量有限。大多數商用產品最多隻有幾兆字節，4MB或8MB相當常見。PZT無法隨著工藝節點的縮小而很好地擴展，並且與標準CMOS工藝的整合既困難又昂貴。因此，像1T1C（一個電晶體，一個電容器）這樣的單元結構比DRAM或NAND佔用更多的面積。轉向HfO2將改變遊戲規則。HfO₂與CMOS相容，可遠低於10nm製程，並可與現有的半導體製造工藝整合。因此，使用HfO2可實現更高的密度和性能，可能達到千兆位到千兆字節的範圍，使其更接近DRAM。Neumonda將通過諮詢和提供其先進測試系統Rhinoe、Octopus和Raptor的使用權來支援FMC。這些平台專為低成本、節能和獨立的記憶體測試而設計。Neumonda的系統提供傳統裝置無法實現的詳細分析，並且成本顯著降低。不過，FMC尚未透露DRAM+何時實現商用，以及由誰以何種組態生產記憶體晶片，或採用何種製造節點。但FMC在其網站上聲明，其DRAM+產品系列可用於AI訓練、工業、汽車和消費應用。此外，FMC還提到了Cache+產品線，將DRAM+理念擴展到Chiplet形式的非易失性快取儲存器。Imec重構DRAM架構：2T0C設計改寫遊戲規則DRAM是傳統計算架構中的主儲存器，其位單元在概念上非常簡單。它由一個電容器 (1C) 和一個矽基電晶體 (1T)組成。電容器的作用是儲存電荷，而電晶體則用於訪問電容器，以讀取儲存的電荷量或儲存新電荷。多年來，位單元密度的擴展使業界得以推出後續幾代DRAM技術，並應對日益增長的DRAM需求。但自2015年左右以來，DRAM記憶體技術一直難以跟上處理器邏輯部分性能改進的步伐：擴展、成本和功率效率 問題構成了不斷上升的“記憶體牆”的組成部分。大電容限制了1T1C位單元的可擴展性和3D整合，而這是邁向高密度DRAM的最終途徑。此外，隨著存取電晶體變得越來越小，它為電容電荷的流失提供了越來越大的漏電路徑。這會降低資料保留時間，並需要更頻繁地刷新DRAM單元——從而影響功耗。2020年，imec報告了一種新穎的DRAM位單元概念，可以一次性解決這兩個問題：一個位單元由兩個薄膜電晶體(2T，一個用於讀取，一個用於寫入) 和無電容器(0C) 組成。薄膜電晶體的導電通道由氧化物半導體組成，例如氧化銦鎵鋅 (IGZO)。由於其寬頻隙，基於IGZO的電晶體具有極低的關斷電流，有利於儲存器的保留時間、更新頻率和功耗。更長的保留時間也放寬了對儲存電容的要求，允許讀取電晶體的寄生電容接管儲存元件的角色。同時，製造IGZO 2T0C位單元比傳統單元更簡單、更具成本效益。除Si之外，IGZO材料可以在相對較低的溫度下沉積，從而與後端製程 (BEOL) 工藝相容。這為新的DRAM架構打開了大門。首先，它允許將DRAM外圍裝置移到DRAM儲存器陣列下方，而不是位於其旁邊。這減少了DRAM儲存器晶片的佔用空間，並使陣列和外圍裝置之間的連接更加高效。在這種組態中，2T0C DRAM位單元整合到外圍裝置的BEOL中，這是IGZO材料的特性允許的。其次，新穎的位單元為2D或3D堆疊組態鋪平了道路，從而進一步提高了密度。這些堆疊組態將有助於打破儲存器壁壘，使DRAM儲存器能夠繼續在雲端運算和人工智慧等資料密集型應用中發揮關鍵作用。在不同層面上實現兩個電晶體（堆疊2T0C）還有低關斷電流、導通電流等額外的好處。可以分別最佳化兩個電晶體。在率先提出這一概念後，imec在2020年IEEE國際電子裝置會議 (IEDM)上首次實驗演示了功能性2T0C DRAM單元。憑藉低關斷電流的優勢，首批2T0C DRAM單元的保留時間>400秒，大約是典型DRAM刷新時間的1000倍。這些結果是在對在300毫米晶圓上加工的基於IGZO的薄膜電晶體進行縮放和最佳化後獲得的。最佳化旨在抑制氧和氫缺陷的影響，這是開發性能良好的基於IGZO的電晶體面臨的主要挑戰之一。然後將柵極長度為45nm的最佳化電晶體整合到2T0C DRAM位單元架構中，其中讀取電晶體的寄生電容用作儲存元件。(a) 基於2T0C IGZO的DRAM單元的佈局(b) 相應的TEM圖像（W=寫入；R=讀取；WL=字線；BL=位線）接下來，imec開始探索能夠提高2T0C DRAM密度並改善性能和可靠性指標（例如關斷電流、資料保留、耐久性、導通電流和閾值電壓）的旋鈕。在2021年的IEDM上，imec研究人員展示了一種改進的基於IGZO的2T0C DRAM位單元，其保留時間>1000秒，耐久性幾乎無限（>1011次讀寫周期），寫入時間<10納秒。這些突破性成果是在最佳化IGZO電晶體的材料堆疊和整合方案後取得的：採用後柵極方法，採用埋氧隧道和自對準接觸，並結合縮放柵極電介質 (Al2O3 ) 厚度。實施埋氧隧道並與O2環境中的退火相結合，降低了IGZO通道中的氧空位濃度，有利於開啟和關閉電流。這項IGZO-DRAM技術為更積極的DRAM微縮奠定了基礎。IGZO電晶體的柵極長度縮小至14nm，同時仍保持>100s的保持時間。研究人員還展示了2T0C DRAM單元的變體，其IGZO層厚度大大減小（5nm）。這消除了對氧隧道和O2退火步驟的需求，從而簡化了工藝流程。Imec還展示了具有共形沉積薄IGZO通道（5nm，通過ALD）的功能電晶體，這是邁向3D DRAM整合的墊腳石。最近，imec使用反應離子蝕刻 (RIE) 技術代替常用的離子束蝕刻 (IBE) 來對2T0C電晶體的有源模組進行圖案化。RIE可以在極小的尺寸（小於100nm）上進行圖案化，同時損傷有限，從而進一步減少面積消耗。此外，由於有效抑制了電晶體側壁上的外部洩漏路徑，在2T0C DRAM位單元中使用這些電晶體可以將保留時間大大提高到4.5小時以上。據悉，imec的顛覆性DRAM概念的潛力引起了世界各地大學、研究機構和公司的興趣。幾個研究小組開始研究其他位單元組態、電晶體性能“助推器”和替代氧化物半導體材料。其中，中國科學院微電子研究所自2021年起發佈有關2T0C IGZO DRAM的文章，展示了一種有利於多位操作的替代2T0C組態。後來又展示了具有垂直整合IGZO通道的電晶體。單片堆疊“垂直”讀寫電晶體的能力使面積高效的4F2 2D DRAM單元組態成為可能；旺宏實現了具有環繞柵極和環繞通道IGZO FET的3D 2T0C位單元；北京大學基於材料堆疊工程最佳化了IGZO電晶體，從而提高了2T0C DRAM單元性能。除了IGZO，W摻雜的氧化銦 (IWO)等其他氧化物半導體通道材料的薄膜電晶體也在考慮之中。斯坦福大學最初考慮使用氧化銦錫 (ITO) 來實現2T0C。2024年，他們還與台積電合作使用IWO製造了n型薄膜電晶體。此外，他們還首次將IWO n型電晶體與同樣由氧化物半導體製成的p型電晶體相結合，以提高性能並減少耦合效應。根據Yole發佈的2024年報告顯示，2T0C IGZO-DRAM最近已被加入到長期DRAM技術路線圖中。該技術被認為是實現備受期待的3D DRAM的可能方法之一。此外，未來幾年對邊緣裝置上的AI的需求預計將激增，從而產生對高密度嵌入式DRAM (eDRAM)的需求。無電容器IGZO-DRAM技術是此應用非常有吸引力的候選者。基於其開創性活動，imec開始開發與BEOL相容的eDRAM實現。多年來，imec在評估、理解和建模可靠性故障方面取得了長足進步，為製造目標壽命為五年的可靠IGZO電晶體提供了諸多思路。相變儲存器，低功耗與高性能的雙重突破除了上述技術，還有眾多新型儲存技術在不斷湧現，它們各自憑藉獨特的優勢，在替代DRAM的賽道上展開了激烈的角逐。相變儲存器（PCM）便是其中的佼佼者。PCM的原理是通過改變溫度，讓相變材料在低電阻結晶（導電）狀態與高電阻非結晶（非導電）狀態間轉換。PCM具備低延時、壽命長、功耗低、密度高、抗輻照特性好等優勢。大家都比較熟悉的Intel和Micron合作開發的3D XPoint技術，就是PCM的一種。只不過隨著英特爾傲騰記憶體業務的關閉，3D XPoint記憶體技術也走到了盡頭。據報導，韓國KAIST的Shinhyun Choi教授團隊開發的奈米燈絲技術，為PCM的發展帶來了新的突破。該技術通過建立相變奈米絲，將PCM的功耗降低了15倍，成功解決了傳統PCM功耗過高的問題。這項技術的原理是利用材料在不同相態之間的轉變來儲存資料，通過精確控制相變過程，實現了高速、低功耗的資料讀寫。與傳統PCM相比，這種新型PCM不僅保持了速度快、ON/OFF比大、變化小、多級儲存特性等優點，還實現了低功耗運行。它還兼具DRAM的速度和NAND的非易失性，使資料儲存更加穩定可靠，為儲存技術的發展開闢了新的道路。在物聯網裝置中，相變儲存器可以作為高效的儲存解決方案，滿足裝置對低功耗和高性能的需求。新型非易失性儲存器：UK III-V Memory英國蘭開斯特大學的研究人員研發出了一種基於GaSb/InAs的新型非易失性儲存器—UK III-V Memory。該技術基於20nm光刻工藝建構，寫入時間僅為5ns，與DRAM相當，而寫入能耗卻僅為DRAM的1%。它採用“雙阱共振隧道結”，通過交替的GaSb和InAs層實現資料儲存，具備類似快閃記憶體的簡單讀取特性，同時能夠在斷電時保持資料的完整性。這意味著裝置在斷電後無需重新載入資料，可幾乎立即打開電源並返回到上次停止的位置，大大提高了裝置的使用效率。該團隊首席研究員Manus Hayne認為，該技術有望取代價值1000億美元的DRAM和快閃記憶體市場，目前團隊正在為其申請專利。在移動裝置中，使用者希望裝置能夠快速啟動並恢復到上次使用的狀態，UK III-V Memory的出現恰好滿足了這一需求，未來有望在移動裝置儲存領域發揮重要作用。SOT-MRAM技術，新突破磁阻式隨機存取儲存器（MRAM）也在不斷髮展。這是一種基於隧穿磁阻效應的技術，它利用磁性材料的磁阻效應來儲存資料，具有非易失性、高速讀寫、無限次擦寫等優勢。隨著技術的不斷進步，MRAM的儲存密度和性能不斷提高，成本逐漸降低，有望在未來的儲存市場中佔據一席之地。目前主流的MRAM技術是STT MRAM，使用隧道層的“巨磁阻效應”來讀取位單元，當該層兩側的磁性方向一致時為低電阻，當磁性方向相反時，電阻會變得很高。此外，基於自旋軌道扭矩（SOT）的磁性隨機存取儲存器（MRAM）也在不斷取得進展。德國美因茨約翰內斯古騰堡大學（JGU）的研究團隊與法國Antaios公司合作，利用軌道霍爾效應開發出了一種新型SOT-MRAM。該SOT-MRAM技術在寫入電流和能效比方面實現了雙重突破。通過軌道霍爾效應，該技術將寫入電流降低了20%，能效比提升了30%，同時確保資料可以保存十年以上。與傳統的SOT-MRAM依賴強自旋軌道耦合的金屬材料（如鉑和鎢）不同，該技術通過利用軌道霍爾效應將電荷電流轉換為軌道電流，避免了對稀有和昂貴材料的依賴，降低了生產成本。其非易失性和低功耗特性，使其非常適合應用於資料中心和高性能計算等領域。在資料中心中，大量的資料需要快速儲存和讀取，同時對儲存裝置的穩定性和可靠性要求極高，新型SOT-MRAM的出現為資料中心的儲存需求提供了新的解決方案。寫在最後從HBM的3D封裝到鐵電儲存的材料革新，AI正驅動半導體產業進入“架構+材料”雙輪驅動的新時代。當儲存單元從二維平面走向三維立體，當資料儲存突破易失性邊界，AI算力的下一個十年，將由儲存技術的持續革命來書寫，全球儲存產業正在經歷一場深刻的重構。在AI浪潮的強勁拉動下，各大廠商紛紛加大在HBM領域的佈局，以搶佔市場先機。但隨著技術不斷進步，未來的儲存市場也將呈現出多元化的發展趨勢。通過上文能看到，業界有不少技術正在覬覦DRAM的“寶座”，3D鐵電RAM、DRAM+、IGZO 2T0C、SOT-MRAM、自旋電子器件等等新技術也在不斷突破傳統儲存架構的束縛，展現出巨大的發展潛力。目前正逐漸從實驗室走向工程驗證階段，有望在未來幾年實現商業化應用。如上文所述，當傳統路徑中延續性技術創新的弊端已經暴露出來，市場亟待能夠滿足新場景需求的儲存器產品，新型儲存迎來機會窗口。新型儲存技術的崛起也將為市場帶來更多的選擇，它們將與HBM相互補充，不同的儲存技術將根據自身的特點和優勢，在不同的應用場景中發揮重要作用，共同推動儲存行業的發展。而這也將進一步重塑半導體產業的格局，為行業帶來新的機遇和挑戰。 (半導體行業觀察)

在全球數位化轉型的浪潮中，資料儲存技術的創新成為企業競爭的關鍵。近日，華為推出了其自主研發的磁電磁碟（MED）儲存技術，這是一種將固態硬碟（SSD）的高性能與磁帶的高容量相結合的新型儲存裝置。第一代MED驅動器面向冷熱儲存應用，旨在取代傳統的硬碟驅動器（HDD），減少對美國技術的依賴。 MED技術將SSD與專有的磁帶系統整合在一個密封單元中，這種設計使MED能夠像基於塊儲存的磁碟一樣運行，同時結合了SSD對熱資料的高速訪問和較慢的磁帶儲存對冷資料的歸檔。MED包含大約一半的標準LTO磁帶長度來儲存檔案資料，磁帶自動通過讀寫磁頭移動，消除了磁帶庫中對外部機器人系統的需求。 MED中的資料管理非常簡單：將傳入的資料寫入SSD，然後依次移動到磁帶儲存。系統將中繼資料對應儲存在NAND中，允許它定位特定的資料區塊並從SSD或磁帶中獲取它們。SSD配備了快閃記憶體轉換層（FTL），處理和管理資料區塊，以保持熱儲存的最佳性能。 第一代MED可儲存72TB的資料，耗電量僅為傳統磁碟驅動器的10%。在機架設定中，MED單元可以實現8GB/s的總吞吐量，提供超過10PB的儲存，功耗低於2kW，這使它們成為資料中心經濟高效的選擇。華為表示，與傳統磁帶系統相比，MED承諾將總擁有成本降低20%。MED沒有機器人元件，減少了物理空間需求，旨在提供高密度、低功耗的解決方案，從而降低了典型儲存系統的操作開銷。

20世紀80年代和90年代，日本半導體產業風光無限，曾佔據全球半導體市場半壁江山。1989年，全球十大半導體廠商中，有6家是日本半導體企業。然而，令人唏噓的是，至2023年，日本半導體企業已無一躋身前十。 記憶體曾是日本半導體產業的“頂樑柱”，為其在全球市場上的主導地位奠定了堅實基礎。但隨著技術革新和市場競爭的加劇，日本在儲存領域逐漸喪失了優勢。目前，DRAM市場主要被韓國三星和SK海力士以及美國美光三大巨頭所壟斷，三家公司合計佔據約90%以上的市場份額。日本企業中，僅有鎧俠（東芝2021年分拆出來的記憶體部門）在NAND快閃記憶體領域仍具有一定競爭力。 為應對日益激烈的市場競爭，日本企業開始將目光轉向新型儲存技術，試圖在這一新興領域尋求新的增長點。 儲存大國的興起與衰敗

1956 年，IBM推出世界上第一個硬碟驅動器——RAMAC 305，可以儲存 5MB 的資料，傳輸速度為 10K/s。雖然這款硬碟體積巨大如同兩台冰箱，重量超過一噸，但是卻標誌著磁碟儲存時代的開始。 此後，隨著科技的進步，記憶體技術逐漸發展。動態隨機存取儲存器（DRAM），具有較快的讀寫速度，能夠滿足電腦系統在運行過程中對資料的快速存取需求。固態硬碟（SSD）以其高速的讀寫性能、低功耗和抗震動等優點，逐漸取代傳統磁碟成為主流儲存裝置之一。 儲存技術仍舊在持續發展，近年來新型儲存技術如雨後春筍般湧現，諸如相變儲存器（PCM）、阻變儲存器（RRAM）、磁變儲存器（MRAM）、鐵電儲存器（FRAM/Feram）等。 01. MRAM的獨特魅力

AI的火熱，除了帶動GPU的大紅大紫以外，背後的重要儲存技術HBM也在過去幾年沖上了風口浪尖。最近，SK hynix和三星的業績和動作標明，HBM在未來大有可為。 根據路透社報導，HBM 晶片目前佔通用記憶體市場的15%，而去年這一比例為8%。 SK 海力士在HBM 市場擁有最大的市場份額，由於生成式AI 熱潮刺激了對Nvidia GPU 的需求，該市場的需求激增。它是佔據AI GPU 市場80% 份額的Nvidia 的HBM3 記憶體唯一供應商，並於3 月開始量產最新一代HBM3E。美光和三星等競爭供應商正在開發自己的HBM 產品，以阻止SK 海力士主導市場。 而圍繞著HBM，廠商們也都各出奇招。除了針對現有技術進行深耕，並圍繞未來的HBM 4，悄然吹響進攻號角（關於HBM4，可以參考文章《HBM4要來了》）。另外，說明一下，因為筆者沒找到美光關於HBM技術的更多介紹，所以本文中就沒有談到他在HBM技術的展望和分享，希望大家補充。 SK海力士堅持MR-MUF