🔷UCIe統一Die-to-Die高速互連，打通跨廠商Chiplet開放生態 🔷異構整合疊加先進封裝，推動晶片從SoC邁向Package級SoC 這兩年，隨著先進製程成本持續攀升、Reticle Size逐漸觸頂，Chiplet正在從“可選方案”走向下一代高性能晶片的核心架構。但真正決定Chiplet能否大規模普及的關鍵，並不只是先進封裝，而是不同Die之間能否實現標準化、高頻寬、低功耗的互聯。 今天小編就借這份UCIe官方報告，帶大家系統看看：UCIe如何通過統一Die-to-Die介面，打通CPU、GPU、Memory、I/O以及各類加速器Chiplet，並推動“Package成為新的SoC”。從UCIe 1.0到1.1，再到汽車、CXL、光互連和開放Chiplet生態，這背後其實是一場從“單晶片整合”邁向“封裝級系統整合”的產業變革。

這裡所說的 GPU，主要指資料中心 GPU 和 AI 加速器，不是消費級圖形顯示卡。 當最先進製程仍受限制，我們國家的 GPU 靠什麼實現突破？ 我的判斷是： 先進封裝是關鍵支點之一。

🔷摩爾定律放緩後，3D整合成為突破AI晶片算力瓶頸的關鍵路徑 🔷從硅通孔TSV到HBM與Chiplet，揭秘下一代高性能晶片架構革命 當AI大模型、自動駕駛、高性能計算不斷刷新算力需求時，晶片產業正在迎來一場深刻變革。過去幾十年，半導體行業依靠摩爾定律推動電晶體不斷微縮，但隨著先進製程進入瓶頸，單純依靠縮小電晶體尺寸已經越來越難以滿足未來計算需求。 那麼，下一代晶片性能突破的關鍵在哪裡？

近期，央視財經以《“超級玻璃”，兆元新賽道！企業紛紛加碼佈局》為題，集中報導了玻璃基板產業的發展。中國工程院院士彭壽判斷，到“十五五”末期，圍繞“超級玻璃”形成的產業規模有望突破兆元。 這讓玻璃基板迅速從半導體封裝領域的專業技術名詞，成為資本市場和材料行業共同關注的熱點。 但需要先澄清一個容易被混淆的口徑：“兆級”更多指特種玻璃在AI算力、6G射頻、低空經濟、新能源等領域形成的廣義產業生態，並不意味著半導體玻璃基板本身已經是兆元市場。 真正值得關注的，是玻璃正在從顯示面板、蓋板和光學器件，進一步進入晶片封裝的核心結構層。

近年來，Chiplet無疑是半導體產業最炙手可熱的詞彙之一。 從AMD的EPYC處理器到英特爾的Ponte Vecchio GPU，從蘋果的M系列Ultra晶片到博通Tomahawk 6系列的ASIC異構整合方案，Chiplet已經完成了從概唸到量產的關鍵跨越。 不過，細數這些耳熟能詳的案例，可以發現一個共同特徵——它們幾乎全部聚焦於邏輯晶片領域。無論是計算芯粒、I/O芯粒還是HBM儲存堆疊，整個故事的主線始終圍繞著如何用更適合的Chiplet芯粒拼出更強的算力，實現性能、成本與良率的平衡。 然而很少有人注意到，在邏輯芯粒之外，另一個值得關注的趨勢正在浮出水面：當邏輯Chiplet的生態日趨成熟，業界開始將目光投向功率半導體的Chiplet化——也就是“Power Chiplet”。

🔷過去十年拼的是電晶體數量，未來十年拼的是系統級整合能力 🔷先進封裝正在從“製造環節”升級為半導體產業核心戰場 最近這兩年，我越來越明顯地感受到，半導體行業正在發生一次“底層邏輯”的變化。 以前大家拼的是誰的製程更先進、電晶體更多，但現在，那怕進入3nm、2nm時代，整個行業卻開始越來越頻繁地提到另一個詞——Chiplet。

三條新聞，幾乎在同一天出現。三星副總裁文成勳公開表態，要讓全線Galaxy產品都用上自研Exynos處理器。與此同時，三星S26系列晶片策略顯示主力市場仍以驍龍版為主。一邊是戰略目標，一邊是務實選擇。三星自研晶片的故事，正在呈現越來越複雜的面向。長電科技公佈了2026年99.8億元的先進封裝擴產計畫。輝達H200對華出口至今為零。一周前的參議院聽證會上，美國商務部長盧特尼克親口確認了這一數字。調整節奏，加速突圍，收緊限制，不同人做出了不同的選擇。半導體產業的分化，從未像今天這樣具象地擺在同一張新聞頁面上。這種分化的格局，是否是國產晶片的發展轉機？三星高端晶片的進與退大面上，三星從來沒有官宣放棄自研晶片，它的戰略方向仍然是推進全線產品搭載Exynos處理器。但從當前產品策略來看，S26系列在主力市場仍以驍龍版為主力，Exynos 2600雖然採用了更先進的2nm GAA工藝，良率品提升至約50%-60%。作為參照，台積電N4成熟良率在95%以上。要實現具備經濟效益的大規模量產，良率至少需要突破到70%以上，良率爬坡三星還努力發力。在此之前，Galaxy S25系列因Exynos 2500因良率低放棄搭載，相關研發和製造投入造成約4億美元損失。現在看來，三星面臨的是一個結構性問題。單從成本支出來看，研發成本從數億美元攀升至十億美元等級，而自研晶片目前僅能覆蓋S系列部分產能，全球市場仍需從高通大量採購。自研晶片的回報周期一次又一次被拉長，保持多供應商策略是很好地活著的優選。不過，更深層的考量藏在代工業務的博弈中。對三星而言，Exynos 2600不僅是手機晶片，其2nm製程工藝更是高端技術的“展示窗口”。一旦全面轉向高通，三星的代工業務將失去最重要的內部訂單支撐，在與台積電的競爭中進一步承壓。三星的選擇並不是單一企業困惑，所有想自研高端晶片企業的心事都不是簡單的“想做”或“不想做”，而是在成本和市場回報之間尋求平衡。不過，基於當然國際的特殊環境，三星可以隨時從高通採購頂級晶片，而中國企業是未必。這種不對稱的現實，恰恰說明了掌握核心技術自主權的重要意義。三星是選擇性發力可以活，但我們不同，走全端突破的路線是必選項。國產封裝：重圍中找到的那條縫當外界還在盯著EUV光刻機時，國產先進封裝已穩步推進產能擴張。長電科技2026年固定資產投資計畫達99.8億元，用於擴產先進封裝產能，車規級晶片封測工廠在上海臨港投產。包括長電、通富和華天在內的三大龍頭已掌握Chiplet、2.5D/3D堆疊等核心技術，盛合晶微在2.5D整合封裝領域國內市場佔有率達85%。這不是簡單的“封裝升級”，而是晶片製造邏輯的一次重要變革。我們別無選擇，用“群狼戰術”替代“單兵作戰”效果最好。將多個成熟工藝的小晶片，通過Chiplet技術“拼”成等效於更先進製程的性能。採用混合鍵合以及TSV矽通孔等關鍵工藝，國產裝置已批次進產線，並且不完全依賴EUV光刻機。更重要的一點是，95%的良率意味著國產封裝已經具備了穩定的工藝能力，差距更多體現在製程節點上，而非工藝成熟度。更實際的作用在於成本控制的得當。當台積電CoWoS產能緊張，排產周期拉長時，國產平台借這個窗口期通過結構性外溢訂單快速崛起，形成“封裝-設計-製造”的協同生態。在晶片領域，談彎道超車不合適，我們只能“換道超車”。在摩爾定律放緩的今天，封裝技術已成為晶片性能提升的主要驅動力之一。國產封裝，成功在重圍中找到了那條突破的縫。禁令與斷奶：門還沒開，牆已砌好很多圈外人可能並不知道，輝達H200對華出口至今為零，這是美國商務部長盧特尼克在參議院聽證會上親口確認的事實。這是一個現實寫照：禁令還在討論擴容，市場已經先行關門。從高端A100/H100到中端H200，輝達對華晶片管制不斷升級。最新的資料也驗證了這一點，IDC最新資料顯示，2025年中國AI加速卡總出貨量達400萬張，其中國產廠商交付165萬張，市場佔比升至41%；輝達份額已從制裁前約95%下降至55%。所有的外在阻礙促進了國內企業“中國特色式發展”，建立“信創AI算力專區”。中國算力產業正在經歷一個關鍵變革階段，我們只能逐步減少對外部晶片的依賴，建立自主可控的AI基礎設施。當台積電2nm產能已被蘋果和輝達等客戶提前鎖定之時，中國力量促使供應鏈的格局正在劇烈重塑。正在形成的“反脆弱”三個事件看似孤立，實則勾勒出全球半導體產業此刻的博弈格局。三星選擇調整節奏，尋找務實平衡；美國選擇有限範圍的管制；中國則選擇多路徑突破——以自主可控為底線，用先進封裝的技術創新和國產算力的逐步替代，建構更有韌性的算力基礎設施。有分析指出，三星高端晶片之路遠未終結。但在產業鏈高度分化的時代，自研晶片的難度已遠遠超出“砸錢-招人-出產品”的線性邏輯，但這並不能斷開國產追趕之路。在技術進化過程中，這不是一場誰快誰慢的競賽，而是一場考驗耐力與定力的持久戰。中國晶片產業打這場持久戰沒有速勝之法，只有紮紮實實地走好每一步向既定的方向不斷前進。 (九分科技社)

Chiplet為應對行業日益增長的功能需求和成本壓力這兩大挑戰提供了極具吸引力的解決方案。汽車行業面臨著前所未有的挑戰。如何在規模化生產中整合日益複雜的電子系統，同時保持成本競爭力。傳統的單片系統級晶片 (SoC) 設計雖然功能強大，但在擴展到汽車量產規模時卻會帶來巨大的經濟負擔。晶片組 (Chiplet) 技術應運而生，成為一種極具吸引力的解決方案，它通過模組化、良率最佳化和 IP 模組的設計復用，顯著降低了成本。以典型的高級駕駛輔助系統 (ADAS) 控製器為例，它需要高性能計算核心、專用人工智慧加速器、多個通訊介面和電源管理電路。在單晶片設計中，整個系統將採用昂貴的先進工藝節點（例如 7nm 或 5nm）製造在單個大型晶片上。如果該大型晶片的任何部分存在製造缺陷，則整個晶片將無法使用，導致良率低下。晶片組方案從根本上改變了這種經濟格局。與使用單個大型晶片不同，同樣的ADAS控製器可以使用多個小型晶片來實現：採用7nm工藝的CPU晶片組用於提升性能，採用22nm工藝的記憶體介面晶片組用於降低成本，採用專用工藝的模擬射頻晶片組，以及採用成熟的65nm工藝的電源管理晶片組。每個晶片組都可以獨立製造和測試，只有經過驗證合格的晶片才會被組裝到最終封裝中。這種方法通常可以將系統總成本降低20%至40%，同時將製造良率從60%至70%提高到90%以上。什麼是晶片組？戈登·摩爾在他的論文《將更多元件塞進積體電路》中已經提到了多晶片器件的發展趨勢。圖 1：先進封裝技術發展時間線（圖片由Cadence 提供）晶片組架構代表著與傳統半導體設計理念的範式轉變。它並非將所有系統功能整合到單個矽片上，而是將複雜的系統分割成更小、功能獨立的半導體晶片，這些晶片通過標準化的高速互連進行通訊。每個晶片組在整個系統中都承擔著特定的功能。可以把它想像成用樂高積木搭建，而不是從一塊大理石上雕刻。例如，圖形晶片組負責視覺處理，CPU晶片組負責通用計算，記憶體晶片組提供儲存空間，I/O晶片組負責外部通訊。這些元件通常採用不同的工藝技術分別製造，這些工藝技術針對各自的特定功能進行了最佳化，然後使用先進的封裝技術將它們組裝成單個封裝。關鍵區別在於互連標準。與傳統的晶片級互連（不同晶片通過速度相對較慢的封裝級連接進行通訊）不同，晶片組採用超高頻寬、低延遲的互連技術，例如英特爾的先進介面匯流排 (AIB)、AMD 的 Infinity Fabric 或新興標準，如通用晶片組互連高速介面 (UCIe)。這些連接的性能接近片上通訊，使晶片組系統在功能上如同單晶片 SoC，而這正是其真正優勢所在。晶片設計的改變圖 2：從單片式到晶片式晶片組設計需要對傳統的積體電路設計方法進行根本性的重新思考。該過程始於系統級劃分，工程師們（不一定來自同一家公司）必須仔細分析整體系統需求，並確定劃分為各個晶片組的邏輯邊界。分區決策涉及幾個關鍵因素。需要頻繁、高頻寬通訊的功能通常應保留在同一個晶片組內，以最大限度地減少晶片組間的通訊量。電源域和不同的工藝技術要求提供了天然的邊界。例如，模擬電路通常需要與數字邏輯不同的工藝節點，因此它們是獨立晶片組的理想選擇。晶片劃分完成後，每個晶片組都必須採用標準化的介面設計。這與傳統的積體電路設計截然不同，傳統積體電路設計可以針對特定應用場景最佳化內部介面。晶片組介面必須遵循行業標準或專有協議，這些標準或協議定義了電氣特性、時序要求和通訊協議。晶片封裝的物理設計變得更加複雜。傳統的佈局規劃現在必須考慮高速序列器/解串器 (SerDes) 電路的放置、跨越多個晶片的供電網路以及多晶片封裝的熱管理。訊號完整性分析不僅要考慮晶片內部的布線，還要考慮封裝級互連以及相鄰晶片之間潛在的串擾。驗證和測試策略也需要進行調整。每個晶片在組裝前都必須進行徹底的獨立測試，這就需要全面的內建自測試 (BIST) 功能。組裝後的測試變得更具挑戰性，因為傳統的邊界掃描技術可能無法充分覆蓋晶片間的連接。圖 3：一個帶有 8 個晶片的交換機。將不同晶片整合到單個封裝中的挑戰晶片系統整合面臨的挑戰涉及多個工程領域，每個領域都存在獨特的技術障礙，必須克服這些障礙才能成功實施。散熱管理或許是其中最嚴峻的挑戰。多個相鄰的晶片會產生大量熱量，形成熱點，從而降低性能或導致可靠性問題。因此，先進的散熱解決方案，包括嵌入式冷卻結構、導熱介面材料以及精心設計的電源供應系統，變得至關重要。不同晶片材料之間的熱膨脹係數差異會導致機械應力，進而可能在溫度循環過程中造成焊點失效或晶片開裂。晶片數量越多，供電複雜性呈指數級增長。每個晶片可能需要多個電壓域，每個電壓域都有特定的電流和噪聲要求。封裝必須為所有晶片提供純淨、穩定的電源，同時最大限度地減少互連網路上的電壓降。先進的封裝技術，例如矽通孔 (TSV) 和嵌入式電壓調節器，有助於應對這些挑戰，但也會增加成本和設計複雜性。晶片間互連的訊號完整性需要格外注意阻抗匹配、串擾最小化和時序收斂。高速訊號在封裝級互連中傳輸時，面臨著與片上佈線不同的挑戰，包括更大的寄生效應、潛在的電磁干擾以及封裝基板上的工藝偏差。製造和組裝環節也面臨諸多挑戰。已知合格晶片的測試至關重要，因為組裝後更換單個缺陷晶片通常不經濟。組裝工藝必須實現多個晶片之間的精確對準和粘合，而這些晶片的尺寸和厚度往往各不相同。由於故障模式可能出現在晶片級、互連級或系統級，質量控制和可靠性測試也變得更加複雜。軟體和韌體整合又增加了一層複雜性。作業系統和驅動程式必須瞭解晶片架構，才能最佳化性能、管理功耗並處理潛在的故障模式。快取一致性協議必須跨越多個晶片，這需要精心協調才能維持系統級性能。Chiplet在汽車行業的應用實例汽車行業為晶片技術提供了許多引人注目的應用案例，每個案例都充分利用了模組化半導體架構的獨特優勢。高級駕駛輔助系統 (ADAS) 是其最突出的應用領域。現代 ADAS 控製器需要多種計算能力：用於處理攝影機資料的電腦視覺處理器、雷達訊號處理器、雷射雷達處理單元、感測器融合引擎以及安全關鍵型控制邏輯。基於晶片組的 ADAS 控製器可能整合用於通用處理的高性能 CPU 晶片組、用於機器學習推理的專用 AI 加速晶片組、用於感測器資料的專用訊號處理晶片組以及符合汽車功能安全標準 (ISO 26262) 的安全關鍵型微控製器晶片組。與單晶片實現方案相比，這種方法具有多項優勢。不同的晶片組可以採用最佳工藝技術進行製造——人工智慧加速器採用尖端工藝節點以實現最佳性能，安全微控製器採用成熟可靠的工藝，模擬感測器介面採用專用混合訊號工藝。模組化架構還支援可擴展的產品系列，其中基礎型ADAS系統使用的晶片組較少，而高端系統則整合了額外的處理功能。車載資訊娛樂系統從晶片模組化中獲益匪淺。典型的車載資訊娛樂系統需要圖形處理（用於多個螢幕）、音訊數字訊號處理、連接模組（Wi-Fi、藍牙、蜂窩網路）以及用於應用程式的通用計算。晶片模組化設計使製造商能夠採用來自消費電子領域的成熟圖形晶片、專用的汽車級連接晶片以及成本最佳化的應用處理器晶片。電動汽車 (EV) 動力系統是另一個引人注目的應用領域。電動汽車控制系統需要高壓電源管理、電機控制演算法、電池管理功能和車輛通訊介面。基於晶片組的方法可以將高壓模擬電路與敏感的數字處理分離，通過將發熱功能分佈到多個晶片上來改善散熱管理，並允許使用合適的工藝技術最佳化不同的功能。車身控制模組負責管理照明、車門控制、車窗升降和空調系統等功能，可以利用晶片組架構打造可擴展且經濟高效的解決方案。基礎配置可能僅使用最少的晶片組來實現基本功能，而豪華車型則會整合更多晶片組來實現高級功能。結論Chiplet 技術代表了一種變革性的汽車半導體設計方法，為應對行業日益增長的功能需求和成本壓力這兩大挑戰提供了極具吸引力的解決方案。其經濟優勢顯而易見：更高的製造良率、通過設計復用降低的開發成本以及針對不同功能最佳化的工藝技術選擇，與單片式方案相比，可實現系統級成本降低 20% 至 40%。然而，晶片組的成功實現需要掌握新的設計方法、先進的封裝技術以及應對複雜的整合挑戰。跨多晶片系統的熱管理、電源傳輸和訊號完整性都需要精密的工程解決方案。汽車行業嚴格的可靠性和安全性要求，更使本已極具挑戰性的設計問題雪上加霜。儘管面臨這些挑戰，早期採用者已證明晶片組技術在汽車應用中的可行性。隨著行業標準的成熟和設計方法的演進，晶片組技術有望成為複雜汽車電子系統的主導架構。該技術為汽車電子領域的持續創新提供了一條切實可行的途徑，同時保持了大眾市場普及所需的成本結構。汽車電子的未來不在於不斷增大單晶片的尺寸，而在於將功能智能地分解成最佳化的、可重複使用的晶片模組。對於汽車工程師而言，理解並接受這種架構轉變至關重要，它能幫助他們開發出下一代汽車電子系統，從而以具有競爭力的成本提供先進的功能。 (半導體產業縱橫)