導語：當市場還在爭論AI算力的天花板在那裡，一條隱秘而確定的主線已經悄然浮出水面——矽光子（SiPho）。美銀證券最新研報給予以色列Tower Semiconductor"買入"評級，目標價367美元，較當前224.70美元的股價有超過63%的上漲空間。這背後，是一場由AI資料中心光互聯需求引爆的產業革命。 — — — — — — — — — — 一、Tower是誰？為什麼值得關注？ Tower Semiconductor（高塔半導體，NASDAQ: TSEM）是一家總部位於以色列的晶圓代工企業，在美國和日本均設有工廠。與台積電、三星等專注於先進製程邏輯晶片的代工巨頭不同，Tower專注於高價值模擬和混合訊號製造，其核心差異化能力在於矽光子（SiPho）、矽鍺（SiGe）等特色工藝。

8月5日消息，據韓國媒體《朝鮮日報》報導，三星電子晶圓代工業務預計將在2026年下半年達成100%的產能利用率。雖然目前其產能利用率預計在70%至80%左右，但從接單餘額與正在進行的合約進展來看，三星內外普遍認為年底達成100%產能利用率已成定局。 由於半導體代工具有裝置投資龐大、固定成本高昂的特性，晶圓廠若閒置會面臨虧損如滾雪球般擴大的風險。相反地，一旦產能利用率回到正常軌道，營收成長便能直接轉化為獲利。而三星晶圓代工部門自2024年以來因產能利用率跌破50%而經歷長期低迷，若能在一年多後重返全面運轉，將成為翻轉該部門赤字結構的重要轉折點。 此次三星晶圓代工產能利用率回升的主要原因，在於高頻寬記憶體（HBM）所需的邏輯基礎晶片（Base Die）以及美國科技大廠對先進製程產品需求的擴大。 隨著第六代HBM（HBM4）匯入4nm製程的邏輯基礎晶片，HBM的巨大需求直接轉化為晶圓代工的產能動力。此外，主要雲端服務供應商（CSP）以及人工智慧（AI）、高性能運算（HPC）客戶對2nm製程的需求也在擴大，與博通（Broadcom）等大廠的計畫討論亦在持續進行中。

迎來拐點！受HBM與AI需求雙輪驅動，三星晶圓代工下半年產能利用率有望衝刺100%，最快三季度扭虧。但要真正拿下高通等巨頭量產大單，跨越2奈米70%的良率「生死線」仍是決勝關鍵。 三星電子晶圓代工業務正迎來關鍵轉折點。在HBM基礎晶片與美國大型科技客戶需求拉動下，該事業部產能利用率有望於今年下半年觸及100%，困擾其逾一年的慢性虧損結構或就此迎來拐點。 韓媒《朝鮮日報》報導稱，三星晶圓代工目前產能利用率估計在70%至80%區間，結合現有訂單積壓與合同推進情況，年內實現滿產"幾乎已成定局"。三星電子在二季度業績說明會上表示，各製程節點利用率均較上年同期改善，8奈米以下先進製程更已"達到最高水平"，並預計今年2奈米項目訂單量將較上年翻番以上。公司同時表示，雖難以給出扭虧的確切時間節點，但"在不久的將來是可以實現的"。 市場分析人士預計，晶圓代工與系統LSI等非記憶體業務最早將於三季度、最遲四季度實現扭虧為盈。若產能利用率正常化疊加晶圓價格上漲效應，盈利改善速度或超出市場預期。

7月，台積電、三星電子、力積電先後宣佈新一輪晶圓代工漲價計畫。台積電預計2027年初實施全面調價，先進製程、成熟製程漲幅5%‑10%，針對HPC晶片追加訂單額外加收10%‑15%；三星電子面向新客戶上調4nm、5nm以及部分車規8nm製程報價約15%；力積電大幅上調DRAM記憶體代工加工費45%，同步將邏輯代工價格上調10%‑15%。晶圓代工集體提價，或將推高全半導體產業鏈整體成本。 記憶體晶片漲價已經連續三個季度，行業呈現量價齊升態勢，多項價格指標創下歷史新高。根據TrendForce集邦諮詢預測，2026年第三季度DRAM市場供需依舊高度緊張，但受消費端需求走弱、高價格基數影響，合約價格漲幅有所收斂，預計季度環比上漲13%‑18%。NAND‑Flash需求主要依靠AI推理、大型資料中心建設支撐；當前合約價格已經處於歷史高位，消費端需求走弱，下遊客戶價格承受能力接近上限，預計Q3 NAND‑Flash合約價環比上漲10%‑15%，漲價幅度較前期明顯回落。 月報快覽 華強電子產業研究所

如今，High-NA EUV已經跨過技術驗證門檻，但三大晶圓廠對它的態度出現明顯分化：英特爾搶跑、台積電算帳、三星踩剎車。照目前來看，三家路線不是誰先進，而是誰更需要High-NA。 英特爾：一場不能輸的製程證明 2026年7月，ASML宣佈，英特爾已經在部分Panther Lake產品的特定Intel 18A工藝層中使用EXE系列High-NA EUV裝置，並進入高產量製造。相關High-NA工藝層已經達到與傳統NXE低NA EUV平台相當的良率。 但並不是整個Intel 18A工藝都使用High-NA；也不是所有Panther Lake產品都使用High-NA，而是部分產品、部分關鍵層。也就是說，英特爾不是用High-NA全面替代Low-NA，而是在真實量產環境中驗證曝光、套刻、裝置利用率、良率和維護資料。

全球晶圓代工龍頭台積電在本周舉行的財報電話會議上，公佈了其下一代先進製程A14（1.4奈米級）的最新進展。資料顯示，該製程在過去三個月內取得了“突飛猛進”的發展，成熟速度顯著領先於此前N2（2奈米）製程在相同開發階段的表現，已引發智慧型手機、AI及高性能計算領域客戶的強烈興趣。 台積電首席執行長魏哲家在會上表示：“A14技術開發正按計畫順利推進。內部類產品測試載具的器件性能已經接近目標水平的90%，256Mb SRAM良率也接近90%。”這一資料較今年4月有了顯著提升——當時A14剛剛達到超過85%的目標電晶體性能和超過80%的256Mb SRAM良率。短短三個月內，器件性能提升了約5個百分點，SRAM良率更是提升了近10個百分點。 與N2製程的對比更能凸顯A14的進度之快。2023年4月，N2在相同開發階段僅實現了超過80%的目標器件性能，而256Mb SRAM測試晶片良率更是剛剛超過50%。直到2024年4月，N2才達到超過90%的目標器件性能和超過80%的SRAM良率。分析認為，這一差異主要源於台積電在GAA（全環繞柵極）奈米片電晶體技術上的經驗積累。N2是台積電首項採用GAA電晶體的製程，而A14則採用了第二代GAA器件，得以充分利用N2開發和量產過程中積累的電晶體設計、製程最佳化和製造經驗。 在性能指標上，與N2相比，A14在功耗和電晶體數量相同的情況下，性能預計可提升10%至15%；在運行頻率和設計複雜度相同的情況下，功耗預計降低25%至30%；混合設計的電晶體密度預計提高約20%，邏輯設計則可提高23%。

在當前競爭激烈的先進半導體製程市場中，包括英特爾與三星都正為其下一代先進製程研發新式供電技術，圖以差異化的技術實現發展。 據外媒報導，半導體業界消息指出，傳統上晶片普遍採用正面供電方式，而近期將電源線移至晶片背面的「背面供電網路」（BSPDN）則被視為新一代標準技術。 特別是英特爾更進一步，考慮在其 Intel 14A2 同時利用正面與背面的混合供電方案。這表明英特爾在新製程競爭中，再次選擇了製造難度極高的技術。 報導指出，若採用此結構，將可有效縮短電力傳輸距離、緩解電壓降（IR Drop）問題，並大幅提升整體效能與電力效率。但相對地，這會使製程結構變得極度複雜，製造難度隨之飆升，確保良率的壓力也會大幅增加。儘管該技術目前仍處於內部評估階段，但這顯示出英特爾正積極思考全新的製程設計方式。

7月10日消息，AI晶片需求暴增正改變晶圓代工市場定價模式，台積電與三星電子相繼調高供貨價格，行業正從過去的"搶客戶"轉向"供應商主導定價"。 據業界人士透露，台積電近日通知輝達、蘋果和AMD等主要客戶，計畫調高晶圓供應價格，漲幅約5%至10%。漲價範圍不僅包括3納米、5納米等最先進製程，也涵蓋用於生產高效能晶片的7納米製程。 過去晶圓代工業即使在新製程初期收取較高價格，一旦良率穩定、產能效率提高，通常會凍漲或逐步調整。除非進入新一代製程，同一製程再次漲價並不常見。 但AI投資擴張後，輝達等全球大型科技公司對AI晶片訂單大增，先進製程產能供不應求，使定價不再只取決於製程成熟度，而更受市場供需和投資成本主導。