▎儲存漲價，終端集收縮，高通、聯發科們有了“芯病”。AI的高速發展，正在衝擊過去固有的思維定勢，並逐漸變革上下游的營運邏輯。只是，任何事物的發展都有AB面，在AI的刺激下，消費電子迎來了新的活力，但上游供應鏈需求側的變動，也正在讓終端遭遇更大的壓力。從去年以來，AI基礎設施需求激增，導致手機、PC等所使用的儲存供應短缺，價格也隨之上漲，並且勢頭不減，有機構預測這一漲勢將延續到2027年或更久。而儲存價格的變動，正在引起一系列連鎖反應，比如手機等終端價格上漲，多家品牌廠商也都調整了產品策略。不僅如此，記憶體漲價也成為高通、聯發科等晶片廠商的“黑天鵝”，導致未來出現了諸多不確定。在剛剛發佈的財報中，高通和聯發科雖然都取得了不錯的成績，但基於對未來終端需求的下挫，均給出了下滑的預期。而這，也讓多家晶片公司的股價在二級市場出現波動。2026年，經營側調整應對波動外，尋找新的穩定增長點和利潤亦成為晶片廠商的新課題。儲存漲價，終端集體收縮當下，可以確定的一點是，資料中心今年將持續佔據絕大部分高端記憶體晶片的產量，而這也就意味著整個消費電子鏈條都將重新調整，市場將遭遇進一步的收縮。同時，這一影響正在加速到來。根據亞馬遜價格追蹤平台CamelCamelCamel的資料現實，在過去六個月內，Crucial Pro DDR5 64GB記憶體條價格從145美元快速漲至790美元。同時，TrendForce集邦諮詢最新儲存器產業調查資料顯示，2026年第一季AI與資料中心需求持續加劇全球儲存器供需失衡，原廠議價能力有增無減，TrendForce集邦諮詢據此全面上修第一季DRAM、NAND Flash各產品價格季成長幅度，預估整體Conventional DRAM合約價將從一月初公佈的季增55-60%，改為上漲90-95%，NAND Flash合約價則從季增33-38%上調至55-60%，並且不排除仍有進一步上修空間。Omdia最新報告顯示，DRAM、NAND及其他半導體的供應端壓力不斷升級，令廠商非常擔憂。這些制約因素可能壓縮廠商利潤空間、迫使產品調整售價，並最終抑制消費者需求。基於記憶體價格的上漲，多家終端廠商在開年做出了預警。其中，蘋果指出，2026年一季度的毛利率會受到一定影響。傳音控股在公告中稱，公司由於受供應鏈成本影響，儲存等元器件價格上漲較多，對公司的產品成本和毛利率造成一定影響，導致報告期內公司整體毛利率出現下滑態勢。此前還有報導稱，小米、OPPO和vivo等均下調了今年的出貨預期。不止是手機，PC市場亦是如此，漲價潮已經波及到終端的供需。到2025年12月，PC廠商已開始釋放漲價預期，而供應不足也已經對2026年的出貨預期造成抑制。根據TrendForce集邦諮詢最新筆電產業調查，全球筆電品牌自2025年下半年起面臨儲存器價格顯著上漲的壓力，預估2026年第一季筆電用DRAM與SSD的合約價格將分別季增80%、70%以上，2026年第一季全球筆電出貨季減14.8%。Omdia首席分析師葉茂盛（Ben Yeh）表示：“從2025年第一季度到第四季度，主流PC記憶體與儲存成本上漲了40%至70%，導致成本壓力最終傳導至客戶。鑑於2026年供應仍然緊張，行業正提升高端產品的比重，同時精簡中低端配置以保護利潤率。”記憶體“吞噬”訂單，晶片廠遭殃資料中心預計將吸納今年高端記憶體產量的70%，進一步擠壓消費電子供應。穩價格、保利潤，大機率是2026年消費電子終端市場的主旋律。在此背景下，難免要在元器件採購上去做減法。記憶體由於處於強勢地位，自然是放在第一位，而過往成本大頭的處理器晶片，則出現了新的危機。一方面是整體需求的降低，另一方面則是減少了價格和利潤更高的高端晶片的採購。前不久，聯發科和高通相繼發佈了2025年第四季度財報，均交出了不錯的答卷。其中，高通營收創下新高達123億美元，好於分析師平均預期的121.8億美元；調整後淨利潤為37.8億美元，非通用會計準則（Non-GAAP）每股收益為3.50美元，整體業績超出市場預期。作為核心的晶片業務QCT，收入106.13億美元，創下新高。其中手機收入78.24億美元，同比增長3%。但是，基於當前記憶體“危機”帶來的影響，高通給出的第二財季（2026年第一季度）指引顯示，手機晶片收入預計將降至約60億美元，整體營收處於102億美元至110億美元之間，不及分析師平均預期的112億美元，而這也導致高通的股價一度大跌近10%。在業績電話會上，高通CFO Akash Palkhiwala指出，鑑於當前環境，多家手機OEM廠商，正在採取謹慎態度，減少晶片組庫存以適應縮減後的整機生產計畫。高通CEO安蒙同樣表示，部分客戶已表示將在今年削減手機生產計畫，由於記憶體供應商將製造產能轉向HBM以滿足AI資料中心需求，由此導致的全行業記憶體短缺和價格上漲可能將決定本財年手機行業的整體規模。聯發科也是一樣，財報顯示，其第四季度營業收入達1501.88億元新台幣，同比增長8.8%，環比增長5.7%。營業利潤218.5億元新台幣，同比增長2.0%。但因為記憶體漲價的原因，也提前給出了預警。在財報電話會上，聯發科首席執行長蔡力行表示，人工智慧作為行業擴張的催化劑，推動需求激增，全球供應鏈在2026年將面臨難以完全滿足日益增長需求的挑戰，導致整個供應鏈成本上升。我們也將調整定價以反映供應鏈成本的上漲，並根據整體盈利能力在各產品間分配供應資源。根據市場研究機構Counterpoint Research給出的預測資料，2026年全球智慧型手機出貨量將同比下降6.1%，而智慧型手機SoC出貨量預計較2025年同比下降7%。其中，聯發科出貨量預計同比下滑8%，高通出貨量預計將同比下滑9%，蘋果出貨量同比下滑6%，紫光展銳預計2026年出貨量同比下滑14%。日前，英特爾CEO陳立武更是直言，AI相關的需求增加，已對電腦和智慧型手機方面的傳統供應帶來了壓力，導致儲存晶片短缺，價格持續上漲，在2028年前不會緩解。不僅僅是處理器晶片，為了平衡整機的成本，中高端螢幕採購也受到了影響。Omdia指出，手機廠商，尤其是中國手機品牌，沒有信心將儲存器件上漲的成本轉嫁給消費者，或者擔心價格上漲導致銷量下跌，因此通過不斷下調2026年的業務計畫來迫使其它元器件供應商降價。因此，在產能與供應仍處於擴張階段的AMOLED面板，成為智慧型手機廠商為了避險部分記憶體漲價壓力而重點調整的成本環節。向多元化業務要收入向高端要利潤可以肯定的是，這一波儲存上漲的周期會比以往都要來的長，需要上下游廠商提前做好預案。對於晶片廠商來說，這次也不能獨善其身，向過去那樣“躺著賺錢”是不可能的了，需要調動更多的資源，以及針對市場的變化進行及時調整。一方面，是拓展更多元的業務去增加收入。從目前的收入結構上來看，手機佔據著多個晶片廠商的核心收入，比如高通手機晶片業務的收入佔總收入的近九成。近幾年，隨著終端市場需求的增多，晶片廠商也在向更多的領域擴張，比如汽車、具身智能等。基於汽車市場的變革，聯發科在積極發力，推出多個智能座艙平台，將AI技術與智能體AI座艙應用，用AI定義座艙體驗。根據高通的財報資料顯示，25年四季度汽車業務的收入同比增長15%至11億美元，創下歷史新高。從智能座艙到自動駕駛計算平台，高通近年來持續加速佈局汽車產業，成為公司的“第二增長曲線”。安蒙指出，正在推動公司轉型，增加面向汽車、個人電腦和資料中心的晶片銷售，使業務更加多元化。除了汽車業務外，在今年的CES期間，高通還入局機器人領域，推出了高通躍龍IQ10系列處理器，打造面向工業級自主移動機器人（AMR）和先進的全尺寸人形機器人。安蒙稱，“物理AI和機器人領域正在經歷由邊緣AI和感測器融合進步推動的快速增長，將通過利用我們在高性能、節能計算、連接和邊緣智能方面的優勢，以及在ADAS和自動駕駛、工業和安全級矽片以及感知和感測技術方面的經驗來實現這一目標。”在增收之外，為了穩定整體業務的營運，晶片廠商將更加專注於高端市場，尋求更多的利潤。相比較中低端市場，高端市場的消費人群對價格的敏感度較低，他們願意為了更高的性能和更好的體驗去花更多的錢買單。過去一年，單從手機市場來看，高端機型的增長一直在持續，即便是在下行周期也是如此。安蒙在電話會上表示，高端和超高端市場的需求超出了預期，且這部分市場對價格上漲的彈性已被證明更強。“OEM廠商很可能會像過去一樣優先考慮高端和高層級產品，因此這意味著在記憶體受限的情況下，廠商會傾向於保高利潤機型。”另外，聯發科也在持續發力高端市場，尤其在手機行業，與終端廠商共研，目前已搭載在多個品牌的高端機型上，天璣在高端市場的認可度也在提升。在記憶體漲價引發的連鎖反應下，聯發科也會加速沖高的步伐。變局之下，收縮成為2026年消費電子行業的主旋律，壓力從終端傳導至晶片上游。在記憶體價格高企的較長時間裡，左手增收，右手增利，晶片廠商的這場博弈戰已然開打。 (鈦媒體)

在Cisco AI峰會上,剛剛履新10個月的Intel CEO Lip-Bu Tan首次系統披露了AI基礎設施的真實瓶頸。這位曾帶領Cadence 25年的EDA工具教父,用一句話顛覆了行業共識：“如果有什麼會拖慢AI,那一定是記憶體,不是算力。”“朋友都勸我別接這爛攤子”開場時,Cisco高管Jeetu Patel半開玩笑地說："你保持了我交友速度的紀錄——從沒人讓我這麼快建立友誼。"Lip-Bu Tan的回應更實誠：“加入Intel董事會兩年後,很多朋友勸我別當CEO——你在風投界名聲那麼好,幹嘛接這個爛攤子?”但他最終還是說服了妻子："這是一家標誌性公司,對行業、對美國都太重要了。“10個月過去,Lip-Bu用"marching off the map”(踏入未知領域)形容這段經歷——意外狀況不斷,只能邊走邊學。摩爾定律壓縮到"三四個月"當被問到AI發展的最大制約因素時,Lip-Bu Tan的答案出人意料：“記憶體。記憶體供應商告訴我,至少到2028年都不會緩解。”為什麼?因為AI"吞噬"了太多記憶體。他提到與輝達CEO黃仁勳的私下交流:"Jensen下一代產品需要大量HBM記憶體。"而全球只有三家主要供應商(三星、SK海力士、美光),其中兩家明確表示產能已被鎖死到2028年。更驚人的是算力需求的增速。Lip-Bu透露了一個資料："過去摩爾定律的周期是3-4年,現在變成了3-4個月。"這意味著計算需求的膨脹速度比任何人想像的都快。台積電產能：AI晶片的"七吋"雖然記憶體是第一瓶頸,但Lip-Bu更擔心的是2027年的晶片產能危機:2024-2025年新增15-18GW算力2026年新增約30GW2027年,晶圓廠產能將再次成為最大瓶頸他直言：“台積電等廠商約50%的先進製程產能都用於AI晶片。到2027年,瓶頸會從電力重新回到半導體製造。”這與此前SemiAnalysis創始人Dylan Patel的"台積電瓶頸論"不謀而合——當所有人盯著資料中心電力時,真正的死結在上游。為什麼Nvidia"被迫"多線押注?訪談中,Lip-Bu揭示了一個罕見細節：Intel正在同時押注CPU、GPU、RISC-V和ARM架構。“我剛聘請了頂尖的GPU架構師,還在擁抱RISC-V和ARM。關鍵不在於堅守x86,而是從軟體層往下定義硬體。”這背後的邏輯是:沒人知道AI的最優架構是什麼。輝達用GPU統治訓練市場,但推理市場正在分化——Intel客戶發現CPU在某些場景下性能更優,而Cerebras用WSE(晶圓級晶片)搶走了OpenAI的750MW推理訂單。Lip-Bu說得更直白："每個CEO都給我打電話——Lip-Bu,我是你最重要的客戶,能多給我點貨嗎?“這種供不應求的狀態,倒逼晶片廠商必須"多條腿走路”。18A良率暴漲背後：開放的力量Intel代工業務(Foundry)是Lip-Bu的戰略重心。他接手時,18A製程良率"相當糟糕",但通過一個反常規操作實現了逆轉:“我讓所有朋友來幫忙——PDF Solutions、KLA等裝置商。我們’打開和服’(open up the kimono),讓外部專家進來診斷。現在良率每月提升7-8%,這是行業最佳實踐。”這種"透明即信任"的策略奏效了：Panther Lake(潘瑟湖)晶片已交付18A生產多個客戶主動上門要求使用18A14A製程(1.4奈米)將於2028年風險量產、2029年量產Lip-Bu給客戶的承諾也很實在：“給我你最大、最重要的產品,先給我5%-50%的份額,讓我慢慢贏得信任。”中國AI：比你想像的更接近當Jeetu Patel提出"中國模型只是蒸餾美國模型"的觀點時,Lip-Bu Tan的回答讓現場氣氛凝重:“我最近想招頂尖CPU架構師,發現華為有100個世界級CPU架構師。我震驚了。”他追問這些人才為何去華為,得到的答案是：“雖然我們沒有Cadence、Synopsys的頂級EDA工具,也沒有ASML的光刻機,但我們有’窮人的辦法’(poor man’s way)。而且我們在悄悄自研裝置。”Lip-Bu的結論令人警醒：“他們只是略微落後。如果我們不小心,他們會跳躍式超越。”更致命的差距在基礎設施審批速度:“在美國,資料中心的監管審批流程很長;在中國,一旦決定就能迅速獲批並建成。”開源AI：美國唯一的武器?面對中國政府補貼AI研發的模式,Lip-Bu給出了美國的"遊戲理論"答案：開源。“我強烈支援開源。坦率講,有很多專業人士告訴我——Lip-Bu,我們在開源AI上已經落後中國了。DeepSeek只是一記警鐘。”但問題在於:開源模型的訓練成本太高,沒有商業模式支撐。Lip-Bu透露,一些朋友正在重建開源社區,甚至成立獨立研究機構(而非依賴大學),專門資助頂尖AI研究者。他還呼籲產業界投入基礎研究:“公共公司受短期業績壓力,無法投資10-20年的長期項目。而頂尖教授正被亞洲和歐洲挖走,這太危險了。”散熱、互連、軟體：全端最佳化才是出路除了晶片和記憶體,Lip-Bu Tan還指出了三個被低估的瓶頸:散熱技術  “高性能GPU或CPU有時不得不降頻,因為散熱跟不上。風冷已經不夠了,液冷、微流體冷卻、浸沒式冷卻正在成為標配。”光互連  “過去靠銅纜和Credito、Astera Labs的方案,現在必須轉向光互連。速度和延遲要求太高了。”叢集管理軟體  “Kubernetes很好,但解決不了實際問題。現在有很多創業公司來找我,專攻GPU/CPU叢集的故障診斷——你都不知道問題出在那。”他強調Intel正在探索新材料:玻璃(優秀絕緣體)、人造金剛石、氮化鎵(用於射頻和開關)——“CMOS快到極限了,我們得翻遍元素周期表。”量子計算：AI之後的下一個戰場Lip-Bu Tan的時間線很清晰:現在：AI模型訓練與推理近期：Agentic AI(智能體)中期：Physical AI(物理世界AI,如機器人)遠期：量子計算“量子就在拐角處,這是AI之後的下一波浪潮。”給企業CIO的建議：別把AI堆在舊系統上訪談最後,Lip-Bu對全球數百萬IT決策者喊話：“不要把AI堆在遺留系統上——不會成功的。我剛招了能找到的最好的CIO,告訴她：現在是重新審視基礎架構的好時機。你得拆掉舊的,再逐功能引入AI工具。”他還分享了一個冷水資料:MIT教授的研究顯示,全球經濟的生產力增長率仍然極低,甚至低於19世紀的某些時期。“這說明AI的採用還不夠廣泛。我們必須明確目標、設計流程、建立可衡量的指標,才能真正向董事會證明:投資這項技術提升了生產力和營收。”尾聲：國家寶藏的雙重使命Jeetu Patel最後說：“Intel是國家寶藏,但你也是。”Lip-Bu Tan的使命很清晰：短期：讓18A/14A代工贏得客戶信任中期：重建美國半導體製造能力長期：在開源、材料、量子等領域保持領先他在風投界幹了幾十年,現在選擇"再戰一次"。或許正如他所說——這不僅是一家公司的轉型,更是一個產業、一個國家的生死戰。 (硅星人Pro)

新年伊始，全球科技產業正被一場悄然而猛烈的「內存風暴」席捲。 2026年第一周，DRAM價格已開啟新一輪暴漲模式－大廠伺服器用DRAM報價較2025年第四季飆升60%至70%，而智慧型手機與PC所依賴的標準型DRAM也緊追在後，漲幅逼近50%。這場漲價潮的背後，是一場圍繞產能、AI算力與供應鏈話語權的激烈博弈。韓國三星電子半導體工廠內部在韓國京畿道板橋科技谷，往日安靜的商務旅館如今人滿為患。亞馬遜、Google、Meta、微軟、戴爾等全球科技巨頭的採購高層紛紛「駐紮」於此，租住時間動輒數月。他們的行程表高度一致：每日清晨出發，開車前往30公里外的三星電子半導體總部或SK海力士園區，試圖以高價換取一份寶貴的長期供貨協議。然而，手握全球近七成DRAM產能的兩大韓廠態度堅決——拒絕長約，只簽季度合同，並趁勢提價。“這不是談判，是競價。”一位不願具名的北美雲端服務商採購負責人坦言，“我們願意付溢價，但前提是能拿到貨。”市場研究機構TrendForce旗下DRAMeXchange指出，目前伺服器DRAM的供需缺口已達歷史高點。一方面，三星與SK海力士將超過60%的1α奈米及1β奈米先進製程產能轉向HBM3E（高頻寬記憶體）生產，以滿足輝達、博通、AMD等AI晶片廠商的爆發性需求；另一方面，谷歌、微軟、Meta等公司正大規模部署基於推理（inference）的AI服務集群，這類伺服器通用數據中心比傳統上4RAM7%以上的需求。“HBM吃掉的是最先進、最高效的DRAM產線，而通用DRAM卻還在用相對老舊的工藝生產，擴產周期長、良率爬坡慢。”一位韓國晶圓廠內部人士透露，“現在連手機客戶都開始搶服務器級顆粒了。”成本壓力正迅速傳導至終端。 IDC最新數據顯示，記憶體模組在高階智慧型手機BOM（物料清單）中的佔比已從2024年的15%躍升至2026年初的22%，部分旗艦機型甚至逼近25%。 PC廠商同樣承壓，一台主流遊戲本的記憶體成本較去年同期上漲近80美元。面對這場“內存通膨”，資本市場卻一片歡騰。花旗銀行調高三星電子2026年營業利潤預期至155兆韓元（約1,160億美元），較去年同期成長253%；摩根士丹利則預測SK海力士全年營業利潤將達148兆韓元，增幅高達224%。兩家公司股價年初至今累計漲幅均超40%。更令人擔憂的是，這波漲價恐非短期現象。多家投入警告，若HBM需求持續吞噬通用DRAM產能，且新建1β/1γ奈米產線未能如期在2026年下半年釋放，那麼全年伺服器DRAM平均售價（ASP）年比漲幅可能突破140%，創下自2017年以來的最大年度漲幅。人工智慧資料中心伺服器機房內部“AI不是未來，是現在。”一位華爾街半導體分析師總結道，“而現在的AI，每一瓦算力背後，都燒著昂貴的DRAM。”在這場由AI驅動的儲存爭奪戰中，誰掌握內存，誰就掌握算力命脈——而代價，正由整個科技生態共同承擔。(晶片研究室)

邊緣和雲端不斷增長的儲存需求，推動了多種應用對更高容量快閃記憶體的需求不斷增長。3D NAND快閃記憶體每12到18個月推出一次，其更新換代速度和性能提升幅度遠超大多數其他半導體器件。每一代新產品都能帶來50%更快的讀寫速度、40%更高的位密度、更低的延遲和更高的能效。3D快閃記憶體製造商通過堆疊和連接儲存單元，利用微小而深的通道，維持著如此驚人的生產速度。這些通道隨著每一代產品的推出而變得更小更深。一項突破性的低溫蝕刻技術，能夠在僅100奈米的開口下，鑽出數十億個深度達10微米的通道孔，且孔徑近乎垂直。在這樣一個重視能源效率和可持續性的行業中，這些創新的蝕刻工具旨在將能耗降低至以往低溫解決方案的一半，同時減少80%以上的碳排放。對於NAND快閃記憶體的蝕刻工藝而言，關鍵挑戰在於如何在保持合理蝕刻速率的同時，確保通道從上到下的垂直輪廓。建模在最佳化工藝配方方面發揮著越來越重要的作用，以確保垂直輪廓的一致性，避免關鍵尺寸偏差、彎曲以及儲存器孔內部的形狀畸變。即使只有少量資料，人工智慧也能幫助最佳化這些特徵的輪廓。這些儲存器輪廓之所以如此關鍵，是因為它們的均勻性直接關係到NAND快閃記憶體的性能，而性能的衡量指標是讀寫速度和程式設計/擦除效率。3D NAND晶片的主要生產商包括三星電子、西部資料、東芝旗下的鎧俠（Kioxa）、SK海力士等。通過堆疊更多更薄的二氧化矽和氮化矽交替層（ON），他們能夠在每一代器件中增加30%的字線數量。然後，利用深反應離子刻蝕（DRIE）技術在晶片上刻蝕出數十億個高縱橫比的圓柱體（深度與寬度之比超過50:1）。DRIE反應器優先將離子垂直導向，從而實現用於深溝槽隔離、矽通孔、MEMS腔體和其他垂直結構的平行結構。在NAND快閃記憶體中，即使這些特徵的原子級偏差極其微小，也會降低器件的電性能，導致良率和性能下降，並可能影響其可靠性。在深度為 10 微米、直徑為 100 奈米的孔中，允許的輪廓偏差僅為 10 奈米。“因此，如果您將 10 奈米的輪廓偏差視為深度的函數，那麼這小於 0.1% 的輪廓偏差，這確實令人印象深刻，” Lam Research全球蝕刻產品公司副總裁 Tae Won Kim 表示。3D NAND 如何擴展？3D NAND 晶片製造商利用三種關鍵方法擴展其器件（見圖 1）。快閃記憶體單元可以更緊密地排列（x 和 y 方向擴展），或者使用垂直連接進行堆疊。自 2014 年左右業界從 2D NAND 過渡到 3D NAND 以來，快閃記憶體製造商主要採用垂直方向的建構方式，同時將邏輯電路放置在儲存陣列下方，以進一步縮小尺寸（稱為晶片陣列下，或 CUA）。晶片製造商還在不增加面積的情況下增加每個單元的位數，從單位元擴展到每個單元 4 位元（四層單元）及更高，這增加了電壓狀態的數量。圖 1：NAND 快閃記憶體通過減小單元間距和尺寸、堆疊字線以及增加每個單元的位數來實現規模化我們是如何走到這一步的？NAND晶片製造商之間的競爭異常激烈，他們都力求在每個製造步驟中實現卓越的均勻性和重複性。這裡展示的是儲存器空穴通道蝕刻。其他重要的NAND高深寬比蝕刻工藝包括：狹縫：蝕刻區域，用於隔離字線，確保正常的電氣功能；多層觸點：連接不同金屬布線層的孔，以及樓梯：用於訪問每一層中的文字行的連接（見圖 2）。垂直通道蝕刻工藝完成後，氧化層、陷阱層和多晶矽通道會沿著孔的側壁沉積。這種結構通常被稱為“通心粉狀通道”。圖 2：三維 NAND 門環繞式架構示意圖，圖中顯示了一串垂直排列的電荷陷阱單元，採用氧化物-氮化物-氧化物 (ONO) 柵極介質，以及數量有限的字線在大多數NAND產品中，垂直排列的電荷陷阱單元取代了位於源極/漏極上方的浮柵(FG)電晶體。雖然兩種器件的工作原理類似，但電荷陷阱單元位於沉積在柵極氧化層（源極和漏極之間）的氮化物層中，本質上是一個內部帶有氮化矽陷阱層的垂直MOSFET器件。單元陣列完成後，晶片製造商通常會製造第二層或堆疊層，然後再將其連接成串。“但是，要確保這層厚度約為 30µm 的堆疊層之間直徑一致，會增加工藝的複雜性和成本，對高堆疊沉積和高縱橫比蝕刻工藝提出了挑戰，”imec 儲存器工藝整合團隊的高級整合研究員 Sana Rachidi 指出。雖然多層短層結構可以減輕高深寬比蝕刻裝置的負擔，但也增加了成本和複雜性，尤其是在第一層中的多個儲存器孔需要與第二層中的孔對齊，以便後續連接的情況下。這需要在需要對齊的短層結構和提高蝕刻性能以在ON堆疊中刻蝕更深區域之間進行權衡。目前，NAND 快閃記憶體供應商正儘可能地將多個儲存單元封裝在單層結構中，然後再建構第二層。“另一個趨勢是將外圍 CMOS 電路最佳化在不同的晶圓上，然後使用混合鍵合技術將其連接到儲存陣列堆疊層，”Rachidi 表示。“為了控制不斷增長的加工成本，他們還在垂直方向上進行進一步的縮放，即所謂的 Z 軸間距縮放。”為什麼需要低溫工藝？在傳統的反應離子刻蝕（RIE）工藝中，隨著微孔內材料的不斷去除，刻蝕速率會逐漸下降。2010年代，刻蝕裝置製造商開始探索低溫工藝（0°C至-30°C），以期通過結合低溫工藝和新型化學方法，提高RIE系統的生產效率並改善垂直刻蝕效果。通過保持晶圓低溫，高能氟離子和氧離子能夠有效地去除氧化氮化物層及其相關雜質。“較低的溫度可以抑制不必要的側壁刻蝕，同時增強離子遷移率和轟擊效果，” Lam Research公司的Kim表示。這種超低溫是通過在刻蝕平台上使用冷卻器以及對晶圓進行氦氣冷卻來實現的。從化學角度來看，更高的刻蝕速率源於中性物質表面擴散和物理吸附的增強。重要的是，工藝工程師需要控制孔頂部聚合物的形成，因為聚合物會阻礙離子流到達特徵底部。“孔輪廓是通過精確控制晶圓溫度和氣體化學性質來控制的，這利用了刻蝕側壁上中性物質吸附方式隨溫度變化而發生的從化學吸附到物理吸附的轉變，”Kim解釋道。所需的蝕刻深度不斷增加。東京電子的 Yoshihide Kihara 及其同事估計：“對於未來超過 400 層的晶片，為了維持當前的 2 層堆疊結構，每層儲存器通道孔的蝕刻深度至少需要 8µm。”這種新型化學方法既能提高刻蝕速率和孔深，又能減少碳排放。東京電子補充道：“通過使用HF氣體進行刻蝕，可以大幅降低傳統CF氣體的分壓，從而與第一代低溫工藝相比，溫室氣體的碳排放量可減少84%。”該公司還發現，少量含磷氣體（PF₃ ）可作為催化劑，促進HF與SiO₂之間的反應，從而在較低溫度下提高刻蝕速率。低溫蝕刻技術的需求已經非常明確。Kim指出，Lam Research已經在用於3D NAND應用的生產晶圓廠中安裝了1000個低溫蝕刻腔。反應離子刻蝕（RIE）可採用兩種類型的反應器——電容耦合電漿體（CCP）和電感耦合電漿體（ICP）。通常，ICP更為常用，因為它的兩個電極可以獨立控制離子能量和離子密度，而射頻偏置功率則可將活性離子加速注入刻蝕孔中。RIE（反應離子刻蝕）裝置供應商眾多，包括應用材料公司（Applied Materials）、Plasma-Therm公司、牛津儀器公司（Oxford Instruments）和Sentech Instruments公司，但Lam Research和東京電子（TEL）是低溫刻蝕領域大批次生產的主導企業。東京電子於2023年推出了首款低溫刻蝕機，而Lam Research則於2024年7月推出了第三代低溫刻蝕機。Lam Research的Kim指出，這三代反應釜採用了三種不同的化學體系。（Lam Research並未透露目前使用的具體氣體種類。）成功蝕刻的另一個關鍵要素是用於形成孔和縫隙的光刻和蝕刻掩模。晶片製造商使用厚厚的非晶碳硬掩模（通過化學氣相沉積法沉積），並在其上旋涂玻璃和光刻膠，首先對硬掩模進行圖案化。這層厚掩模保護了蝕刻過程中需要保留的ON/ON/ON區域。Lam Research 還利用電漿體脈衝在刻蝕模式和鈍化模式之間切換。刻蝕過程的副產物非常重要，因為它們可以鈍化側壁，防止結構彎曲。垂直通道刻蝕的縱橫比已經接近 70:1，要過渡到 100:1 的縱橫比，控制起來將更具挑戰性。輪廓控制、人工智慧和蝕刻工藝建模在提升製造工藝成果方面發揮著越來越重要的作用。在開發用於最佳化NAND垂直通道蝕刻的蝕刻工藝時，值得注意的是，有超過30個可調的蝕刻參數，包括溫度、氣體流速、功率、工藝時間等等。由蔡成恩領導的宏碁公司工程師團隊，提出了一種基於人工智慧的方法，用於最佳化垂直通道（VC）結構中的蝕刻輪廓，從而最大限度地減少VC輪廓的形狀變形。與許多使用大型、多樣化資料集建構的人工智慧輔助建模計算不同，宏碁團隊利用來自25片已加工晶圓（包括晶圓中心、中間和邊緣）的資料，最佳化了蝕刻工藝，從而降低了關鍵尺寸（CD）的變化。這種方法降低了工藝開發的成本和時間。蔡及其同事報告稱：“半導體行業面臨的關鍵挑戰之一是在工藝開發初期就儘可能減少晶圓消耗，因為這對於降低成本和加快產品開發進度至關重要。” 該人工智慧程序能夠最佳化33個刻蝕參數，從而降低頂部CD、弓形CD（最寬點）、CD畸變和CD條紋程度的變化。宏碁人工智慧輔助調優方法的核心策略是基於全面的資料集對預訓練的Transformer模型進行微調。該微調過程將機器學習演算法應用於來自實際晶圓和DOE分割的小資料集。“通過將預測的刻蝕參數輸入模型，即可獲得最終的VC輪廓，從而使系統能夠高精度地模擬和預測VC結構，”宏碁團隊強調了領域知識的作用。“為了提高模型預測的精準性，我們基於該領域的專家知識，設定了一些具有特定約束條件的預設參數。這一步驟對於最佳化模型輸出並確保預測結果與實際可行的刻蝕條件相符至關重要。”利用透射電鏡（TEM）在垂直通道（VC）中10多個深度處的斜面切割測量資料，記錄了關鍵尺寸（CD）的變化，並通過機器學習（ML）確定了33個刻蝕參數的最佳化值。“通過建立高精度的刻蝕輪廓，該方法不僅提高了刻蝕結構的質量，還有助於半導體行業顯著降低成本。借助先進的最佳化技術，人工智慧輔助的調諧方法確保最終的垂直通道結構在最大限度減少形狀變形和保持對關鍵尺寸的嚴格控制方面表現出卓越的性能。”最重要的是，新的工藝配方降低了特徵畸變，這與NAND的性能和可靠性直接相關。“在初始工藝中，當VC形狀畸變嚴重時，閾值電壓會突然升高，表明在3D NAND程式設計過程中性能不穩定。”人工智慧輔助蝕刻工藝徹底消除了這種閾值電壓異常，從而實現了可預測且最佳化的器件性能。未來微縮面臨風險？為了在每一代產品中持續增加ON層數，縮小字線之間的z軸間距（現有器件的z軸間距約為40nm）似乎是合理的。然而，imec的研究人員警告說，隨著NAND快閃記憶體製造商在繼續使用現有材料的情況下縮小尺寸，會出現兩個物理問題——橫向電荷遷移和單元間干擾。電荷遷移和訊號干擾會降低閾值電壓、增大亞閾值擺幅、降低資料保持時間並提高程式設計/擦除電壓。imec 的研究人員表示：“當進一步減小字線層厚度時，電荷陷阱電晶體的柵極長度也會相應縮短。因此，柵極對溝道的控制力逐漸減弱，相鄰單元之間的靜電耦合也隨之增強。除了單元間的干擾外，儲存單元在垂直方向上的縮小還會導致橫向電荷遷移（或垂直電荷損失）。被困在 SiN 層內的電荷往往會穿過垂直方向的 SiN 層遷移，從而影響資料保持時間。”一種可以抑制單元間干擾的工藝改進方法是用低介電常數材料（低k值）的空氣間隙代替字線之間的氧化物介質。事實上，空氣間隙此前已在二維NAND器件中用於此目的。然而，在垂直結構中引入空氣間隙比在平面結構中要困難得多。Imec 最近設計了一種可重複的氣隙方案，該方案在沉積 ONO 堆疊層之前，先對柵極間氧化層進行凹陷處理。“氣隙的引入使其與字線自對準，從而可以精確控制其位置，並提供可擴展的解決方案。”研究人員和製造商將繼續探索這種及其他方案，以繼續縮小 3D NAND 的尺寸。結論低溫蝕刻是反應離子刻蝕工藝的一項關鍵發展，它能夠在3D NAND器件中形成極深極薄的腔體，用於垂直接觸、狹縫、階梯接觸和周邊接觸。晶片製造商正在最佳化30多個蝕刻參數，以確保從頂部到底部關鍵尺寸(CD)的垂直輪廓保持最小變化。隨著這項極具挑戰性的技術的推廣應用，工藝模擬和人工智慧輔助可以在配方最佳化方面發揮重要作用，而無需運行數百片開發晶圓。這可以節省成本並縮短產品上市時間。因此，業界可能會更加依賴虛擬製造來完成這些以及其他關鍵的製造步驟。 (半導體行業觀察)

當資料儲存速度突破“億級”大關，一顆晶片可瞬間完成10億次資料讀寫，中國自主研發的全新架構快閃記憶體晶片不僅填補全球技術空白，更以顛覆性創新打破歐美日韓長期壟斷的儲存晶片市場格局。這一里程碑式突破，標誌著中國在核心儲存領域實現從跟跑到領跑的跨越，為全球半導體產業注入全新發展動能。中國快閃記憶體晶片研發之路是自主創新的堅韌探索。2016年長江儲存成立之初，全球快閃記憶體市場被三星、SK海力士、美光等巨頭瓜分，國內自主生產能力幾乎為零。面對技術鴻溝，中國企業選擇難度更高的3D NAND賽道，從32層到64層再到128層，僅用兩年實現關鍵技術跨越。2022年底，長江儲存推出全球首款232層3D NAND晶片，儲存密度超越國際同行；2025年，全新架構快閃記憶體晶片橫空出世，憑藉獨創技術實現10億次/秒的儲存速度，完成從“追趕到引領”的蛻變，累計申請專利超1.2萬件，95%為發明專利。這項突破背後是多重世界級難題的攻克。核心挑戰在於全新架構的設計與實現，研發團隊摒棄傳統整合模式，採用儲存陣列與外圍電路分離製造再鍵合的創新方案，破解了性能與密度的矛盾。高深寬比刻蝕、高精度鍵合等關鍵工藝曾依賴進口裝置，在美國製裁導致裝置斷供的困境下，中國企業與北方華創、中微公司等組成“攻堅聯盟”，實現45%的裝置國產化率，攻克了壞塊管理、ECC平行計算等行業痛點 。同時，需在奈米級空間內平衡速度、功耗與穩定性，最終通過工藝最佳化將良率提升至國際先進水平。該晶片的技術參數達到全球領先水準。儲存速度突破10億次/秒，較國際主流產品提升3-5倍；採用自主創新架構，儲存密度達15.03 Gb/mm²，在同等尺寸下儲存容量實現翻倍；支援3V和1.8V雙工作電壓，連續讀取速率最高可達83MB/s，功耗較傳統產品降低40% ；內建先進壞塊管理功能和8bit ECC平行計算技術，資料可靠性達到99.999%，滿足高端場景嚴苛需求。在應用層面，該晶片將賦能多領域數位化升級。在AI與資料中心領域，10億次儲存速度可支撐海量資料即時處理，助力人工智慧模型訓練效率提升；在消費電子領域，適配智慧型手機、SSD等終端，實現秒級開機與大型檔案瞬時傳輸；在工業控制與IoT領域，低功耗、高可靠性特性可滿足極端環境下的長期穩定運行，推動智能製造與物聯網發展 。華為、浪潮等企業已簽署長期採購協議，加速技術落地應用。這一突破徹底打破了歐美日韓的壟斷格局。此前全球儲存晶片市場CR5超90%，國外企業長期掌控定價權 。如今中國快閃記憶體晶片全球市佔率已提升至12.8%，國內市場覆蓋率超30%，迫使國際巨頭調整定價策略。更具里程碑意義的是，三星等國際巨頭已向中國企業支付專利授權費，標誌著中國在儲存領域從技術追隨者轉變為規則制定參與者。同時，帶動上游裝置、材料國產化協同發展，形成完整產業生態，為全球半導體產業提供多元技術路徑。從無到有、從追趕到引領，中國全新架構快閃記憶體晶片的突破，印證了自主創新的核心價值。隨著產能逐步擴張至月產30萬片的目標，中國將進一步提升全球市場話語權，推動儲存晶片行業進入“中國智造”引領的新時代。這不僅是中國半導體產業的重大跨越，更為全球科技產業格局重塑注入了中國力量。 (我是科技達人)

在AI需求激增、行業產能調整等多重因素的影響下，過去幾個月，全球“儲存荒”愈演愈烈。瑞銀在最新報告指出，儲存行業正面臨前所未有的供需緊張局面。瑞銀預計，DRAM（動態隨機存取儲存器）供應短缺預計將持續至2027年第一季度，其中DDR記憶體的需求料增長20.7%，遠超供應增速。NAND快閃記憶體的短缺態勢則預計將持續至2026年第三季度。這一短缺局面引發了近30年來最猛烈的一輪價格上漲周期。瑞銀預計，今年第四季度，DDR 合約定價環比上漲35%，NAND快閃記憶體價格上漲 20%，漲幅均超出此前預期。2026年第一季度，DDR合約定價將進一步上漲30%，NAND價格上漲20%。客戶紛紛簽訂長期供貨合同，頭部雲服務提供商已將預購訂單延伸至2028年。儘管採購力度空前，但儲存器庫存水平仍處於低位：伺服器用DDR記憶體的庫存僅夠維持11周，個人電腦及移動裝置用DRAM庫存僅夠維持9周，SSD固態硬碟庫存僅夠維持8周。瑞銀指出，這表明，當前市場實際需求強勁，而非投機性囤貨。AI伺服器需求激增成為推動因素之一。來自智慧型手機和個人電腦兩大傳統領域的儲存需求也持續增長。瑞銀預計，SK海力士將在HBM4市場上保持主導地位，有望繼續佔據約70%的市場份額。該行還上調了SK海力士、三星電子等頭部儲存廠商的目標股價。具體來看，將SK海力士目標價從71萬韓元上調至85.3萬韓元，維持關鍵買入評級；將三星電子目標價從12.8萬韓元上調至15.4萬韓元。 (財聯社)

據報導，戴爾、惠普等科技公司警告稱，由於人工智慧基礎設施建設帶來的記憶體晶片需求激增，明年記憶體晶片供應可能出現短缺。小米等消費電子產品製造商已就價格可能上漲發出警告，而聯想等公司則已開始囤積記憶體晶片，以應對成本上漲。Counterpoint Research本月預測，到明年第二季度，記憶體模組的價格將上漲 50%。記憶體短缺將威脅到從手機到醫療裝置和汽車等各種產品的製造成本，幾乎所有用於儲存資料的現代電子裝置都使用此類晶片。人工智慧的蓬勃發展間接導致了這一問題。記憶體晶片分為兩種類型：一種用於輔助處理，另一種用於儲存資訊。製造商正在增加產能，以滿足人工智慧系統中使用的新型、更複雜、利潤更高的產品的需求，從而導致更常見的記憶體類型出現短缺。戴爾首席營運官Jeff Clarke 11月25日在與分析師的電話會議上表示，戴爾從未見過“成本上漲如此之快”。他指出，動態隨機存取儲存器（簡稱DRAM，包括用於人工智慧和個人電腦晶片的高頻寬記憶體）、硬碟以及NAND快閃記憶體的供應都趨於緊張，所有產品的成本都在上漲。戴爾將調整產品配置和組合，但Clarke 表示，他認為這種影響最終會波及消費者。這家總部位於美國德克薩斯州的電腦製造商將考慮所有方案，包括重新定價部分產品。美國製裁也加劇了供應短缺，限制了中國新進入者的技術能力。總部位於美國加州帕洛阿爾托的惠普首席執行官Enrique Lores在接受採訪時表示，惠普預計2026年下半年將面臨嚴峻挑戰，並將在必要時提高價格。他表示：“對於下半年，我們將採取謹慎的業績指引，同時採取積極的措施”，例如引入更多記憶體供應商，並減少產品中的記憶體使用量。該公司估計，記憶體成本佔普通PC成本的15%至18%。 (半導體技術天地)

11月14日消息，據外媒報導，應用材料CEO狄克森表示，由於美國更嚴格管控，他們無法再向中國記憶體晶片和成熟製程市場供應裝置！應用材料指出，由於美國出口管制趨嚴，讓應用材料對中國的市場准入受限，預計2026年在中國晶片製造裝置支出將下滑。CEO狄克森表示，其他競爭對手仍持續向應用材料無法服務的中國企業銷售裝置。應用材料在中國大陸市場收入佔比已從過去的近40%下滑至約20%多的水平。11月13日，應用材料夜盤跌超4.3%，報213.59美元。消息顯示，應用材料公佈2025財年第四財季業績，營收年減3%至68億美元。其中，半導體系統業務收入較去年同期下降8%至47.6億美元；調整後淨利潤年減10%至17.32億美元。今年10月25日，應用材料表示，將裁減約4%的員工，約1,400個職位，以精簡營運。由於美國對半導體出口的管制趨嚴，影響應用材料的業務。據悉，應用材料是美國最大的半導體製造裝置供貨商之一，其監管申報檔案顯示，此次裁員將產生1.6億至1.8億美元的費用，主要將在2025會計年度第4季認列。應用材料執行長狄克森表示："我們的目標是持續轉型工作模式、加快速度、簡化決策流程，專注於最重要的事項，為公司未來幾年的顯著成長做好準備。" （半導體產業圈）