全面AI戰略詳盡揭露。智東西10月10日報導，重整旗鼓的英特爾，剛剛放出醞釀已久的重頭戲——AI PC處理器Panther Lake、伺服器處理器Clearwater Forest，以及最新的全面AI戰略和AI執行路線圖。在英特爾技術巡禮活動上，英特爾首席技術及人工智慧長、資深副總裁Sachin Katti在開幕演講中公佈英特爾年度可預測GPU節奏，透露正在全力研發一款針對AI推理最佳化的GPU。這款GPU擁有增強型記憶體架構、超大容量的儲存空間，適用於企業級推理等場景。英特爾全新AI執行路線圖如下：（1）交付Agentic AI基礎設施：提供差異化的系統級方案，包括至強伺服器CPU、Gaudi AI晶片、Arc GPU、AI PC；建構開放的AI軟體堆疊，提供零摩擦AI部署的交鑰匙服務。（2）擴展Agentic AI解決方案：研發推理增強型GPU，打造開放的開發者生態系統，以擴充整個AI市場。（3）擴展技術與基礎設施：研發下一代推理最佳化GPU和Shore產品線，為Agentic AI和訓練工作負載量身定製；突破頻寬瓶頸。新一代英特爾Gaudi旗艦AI晶片（代號Jaguar Shores）專為AI訓練設計、面向機架級部署，同樣採用Intel 18A節點，並採用SK海力士的HBM4記憶體。根據先前曝光訊息，Jaguar Shores封裝尺寸為92.5mm x 92.5mm，有4個不同的tile和8個HBM site，配置相當有競爭力。這也令人格外期待英特爾能否趕上跟明年的輝達Rubin GPU、AMD MI400 GPU正面掰手腕。Sachin Katti說，英特爾正在全力以赴，全面深化對AI領域的佈局，並將其貫穿全線產品組合，此前宣佈與輝達的合作關係正是英特爾全新AI戰略的重要訊號。技術巡洋艦旗艦，英特爾高級副總裁兼代工服務總經理Kevin O'Buckley揭露了支援AI需求的最新封裝路線圖：至2026年，＞20 EMIB、＞8x Retile size、封裝尺寸約120 x 120、＞12 HBM；至2028年，＞38 EMIB、＞12x Retile size、封裝尺寸120 x 180、＞24 HBM。自從陳立武接任CEO以來，英特爾一直處在全球科技圈輿論的中心。這個凝聚了矽谷精神的老牌晶片巨頭，手握CPU和先進晶片製造兩張王牌，卻在生成式AI的時代巨浪中被掩住光芒。如今在華人企業領袖的掌舵中，英特爾正從內部重塑工程創新文化，並開始向外部釋放訊號：一個嶄新的英特爾正蓄勢待發。隨著Intel 18A晶片量產，英特爾成為全球首家在美國生產最先進晶片的企業，在美國科技業佔據重要的戰略地位。英特爾採用Intel 18A的新一代晶片產品，不僅承載著證明英特爾在客戶端、伺服器、AI運算領域技術和產品領導力的重任，還將是能否為潛在代工客戶注入信心的關鍵敲門磚。本文將詳解英特爾的全新AI戰略，橫向對比英特爾在先進製程賽道的最新站位，並透過拆解Panther Lake的技術細節來呈現英特爾對端側Agentic AI的策略。01. AI這場仗，英特爾要怎麼打？英特爾已將AI視作策略優先，想重新定義從AI PC到邊緣再到資料中心部署的堆疊的每一層，並以開放的異質策略來交付系統、軟體和GPU。根據其判斷，推理和智能體（Agent/Agentic AI）是當今AI領域成長最為迅猛的細分市場，token將持續呈現爆發式成長，未來Agentic AI需要異質基礎設施來提供每美元的能源效率和效能。對此，英特爾認為需要打造一個統一軟體棧，遮蔽掉異質基礎設施的複雜性，提供零摩擦的部署方式，讓應用能輕鬆上線，並自動識別最佳部署方案，與底層架構無縫協同。這個系統的元件不一定來自英特爾，而是可以相容於多種供應商，形成靈活多樣的生態系統。英特爾想建立一個開放的AI軟體堆疊，專門用於跨硬體編排多agent，提供一站式軟體來簡化AI部署和規模化。其核心目標是，絕不改變開發者的原有習慣，讓開發者可以從自己熟悉的工具著手，不需要調整既定工作方式。無論底層硬體如何更新迭代，所依賴的軟體抽象層始終保持不變，無需任何變更即可順暢運作。根據英特爾測算，在運行Llama 8B FP16/Llama 70B FP16時，Gaudi3搭配B200異構系統的每TCO性能，是B200同構系統的1.7倍。英特爾認為自身的端到端優勢涵蓋製造、晶片、系統、軟體，並已佈局電晶體、光子學、先進封裝、邏輯擴展及堆疊等前沿技術，同時積極推動記憶體技術創新。02. 用PC晶片做“機器人大腦”目前英特爾已提供廣泛的AI解決方案，包括至強、資料中心AI晶片、酷睿、Arc GPU、IPU等產品線。這些產品的AI應用場景，已經涵蓋從雲端資料中心、AI PC、邊緣運算，還有方興未艾的機器人平台。最新揭露的新一代伺服器CPU Clearwater Forest，技術細節可參考《1.8nm工程、288核心！英特爾CPU大招擠爆牙膏，豪賭3D封裝》報導。全新AI PC晶片英特爾酷睿Ultra系列3處理器（代號Panther Lake），則是承載了英特爾Agentic AI雄心的關鍵硬體產品。和上一代相比，Panther Lake可以說是全方位的升級：CPU tile首用Intel 18A過程（上一代為台積電N3P）綜合AI算力提升到180TOPSCPU單執行緒效能提升10%以上，多執行緒效能提升50%以上GPU圖形效能提升50%以上NPU面積縮小，算力達50TOPS（上一代是48TOPS）IPU專注AI功能，最佳化AGR效能融合了Lunar Lake的高能源效率和Arrow Lake的高性能採用業界領先的無線技術Wi-Fi 7 R2有更豐富的記憶體選項與功耗管理方案Panther Lake和Clearwater Forest都已揭露技術細節，正式發表上市則要等到明年。Panther Lake瞄準的不只PC客戶，還有方興未艾的邊緣運算和實體AI市場。除了AI效能比Arrow Lake-H提升80%外，Panther Lake還具備時序協同運算能力，並提供專為嚴苛工業環境設計的擴展溫度版本。面向機器人領域，英特爾打造了機器人參考開發板。在Demo環節，英特爾展示了為機器人等邊緣運算平台設計的Panther Lake模組，PCB板上有4個嵌入DRAM的記憶體插槽。還有由英特爾酷睿Ultra處理器驅動的宇樹機器人Demo。英特爾全新機器人AI套件是一個開發工具包，與英特爾酷睿處理器完全整合，提供主流機器人模型、多樣的參考應用、串流分析管線、先進AI演算法、視覺語言模型優化，以加速機器人開發和部署。透過這套硬體與軟體組合，開發者能更快建構機器人創新應用。英特爾將在2026年1月CES 2026展會上正式發表Panther Lake，屆時將揭露完整規格、效能指標及其他產品資訊。03. Intel 18A：英特爾邁入艾米時代的首張王牌即將發表的新一代AI PC晶片、伺服器CPU、雲端AI晶片的一大關鍵升級，都是英特爾挺進2nm時代的首個流程節點——Intel 18A（1.8nm級）在英特爾技術巡禮活動期間，智東西等媒體參觀了正在生產Intel 18A晶片的英特爾亞利桑那州Fab 52工廠。▲英特爾CEO陳立武在亞利桑那州工廠外捧起Panther Lake CPU tile的晶圓作為第一個在美國開發製造的2nm級節點，這個製程節點不僅是英特爾代工的力作，還賭上了美國晶片製造的自尊心。三星、台積電的2nm製程也是採用GAA電晶體技術、今年量產、明年上市。相較於上一代Intel 3，Intel 18A的每瓦性能預計提升15%，晶片密度預計提升30%。這主要得益於Intel 18A的兩大殺手鐧：RibbonFET電晶體和PowerVia背面供電。RibbonFET是英特爾十多年來的第一個新型電晶體架構，屬於全環繞閘極（GAA）架構，攻克了漏電難題，能在實現晶體管進一步微縮的同時減少漏電問題發生，從而提高晶體管密度、能效、最小電壓（Vmin）操作和靜電性能，還實現了更高的靈活性，可根據特定單元需求定製特性。PowerVia背面供電解決了傳統設計中混合訊號線和電源線會爭奪空間資源、造成擁塞的問題，將電源線移到晶體管背面，與訊號佈線分離，這樣可以實現更穩定的電源供應，有效減少IR壓降，提高高頻訊號的抗噪能力和穩定性，這項創新技術可將單元利用率和密度提升10%，將從封裝到電晶體產生的IR drop功率損耗降低30%。正面設計的簡化，抵消了背面供電設計帶來的額外成本。這意味著英特爾成為業界首家在大規模量產節點上結合全閘極環繞與背面供電的公司。根據先前通報，台積電計畫於2026年在其N16節點引進背面供電技術，三星可能要在2027年首用背面供電技術。英特爾稱Intel 18A的良率已達到15年來最優水準。先進封裝方面，Clearwater Forest採用Foveros Direct 3D封裝與EMIB 2.5D封裝技術，Panther Lake採用了Foveros-S封裝技術。Panther Lake由不同製程所生產的多種模組組成：計算tile（Intel 18A）圖形tile（Intel 3/台積電N3E）平台控製器tile（台積電N6）基礎tile（Intel 1227.1）填充tile（用來維護整塊晶片的完整性）04. AI引擎提供180TOPS算力，NPU縮面積注重高能源效率在端側晶片設計中，英特爾的AI加速策略是「異構」。根據英特爾分享，Panther Lake是專為Agentic AI設計的客戶端SoC，總共AI算力有180TOPS。這沿襲了英特爾的XPU思路，讓CPU、GPU、NPU協同提供AI加速支援：CPU，10TOPS，速度快，適合跑輕量級AIGPU，120TOPS，頻寬高，適合跑遊戲、創作類AI任務NPU，50TOPS，能源效率高，適合跑AI助手其中，AI加速專用單元NPU的職責非常明確，就是專精於高能效，所以要縮小晶片面積，追求更緊湊的設計來優化功耗。所以單從AI算力來看，NPU 5相比Lunar Lake裡的NPU 4，在提升幅度上比較克制，但是跟前三代NPU以及Arrow Lake-H裡的NPU 3.5對比，提升還是很可觀的。NPU 1，0.5TOPSNPU 2，7TOPSNPU 3，11.5TOPSNPU 4，48TOPSNPU 5，50TOPS具體來看英特爾NPU 5架構。英特爾認為上一代NPU4的設計不夠高效，因此在NPU 5進一步縮小面積，並簡化了後端功能，透過MAC陣列規模翻倍，把單位面積性能提升40%。這跟高通新款AI PC處理器的策略不太一樣。高通的設計重點也是Agentic AI，但做法是做大NPU面積，把單NPU算力做到80TOPS，來降低首個token生成的時延和更好支援多任務並發處理，並率先實現對INT2精度的支援。資料格式方面，NPU 5升級為支援FP8精度。相較於FP16，達到相似的效能表現，FP8可將每瓦效能提升50%以上。例如跑Stable Diffusion文生圖模型，用NPU 5+FP8精度可以將能耗從108J降到70J左右，GPU一直到最後階段才被用到，用於影像合成。NPU 5還能並行處理不同類型的乘法運算。資料轉換器可將不同資料格式有效率地轉換。目前英特爾已將自訂的內部資料庫或內部結構統一轉換為標準的FP32格式，作為常規的計算數據，實際上是以FP32、FP16等形式儲存中間結果，這使得其他IP模組能夠讀取中間計算結果。另一項創新是可程式啟動函數。英特爾NPU過去只支援一種較線性的啟動函數，現在可全面相容於多種可程式啟動方式，輕鬆實現Sigmoid、Tanh等常見啟動函數。以前當需要支援Sigmoid這類熱門啟動函數時，相關運算還得在DSP上模擬實作。現在這些都可以直接交由神經計算引擎完成，並且採用了一張包含256 step的尋找表來精確還原Sigmoid曲線的形狀，可以想像成把原本平滑的Sigmoid曲線巧妙分割成多個小塊，從而確保極高計算精度。一旦使用可程式尋找表來實現啟動函數，處理工作便從著色器和DSP轉移到了神經計算引擎上，此時性能會大幅提升。在微基準測試中，面積經最佳化設計的NPU 5，在多種不同資料格式下效能均相比NPU4有所提升。除了硬體外，英特爾也把加速AI的功夫下在軟體優化上，建構了從底層到高層的完整生態體系。Agentic AI部署流程是建構模型-量化-效能評估-運行。英特爾提供有量化工具NNCF、評估工具Vtune性能分析器、OpenVINO軟體棧，也支援ONNX Runtime及其他工具。這些都能無縫運作在CPU、GPU、NPU上。英特爾已將超300個模型進行預轉換和預量化，並開放到Hugging Face上。05. GPU XMX引擎撐起AI運算主力，提供120TOPS算力從算力佔比來看，GPU毫無疑問是英特爾客戶端晶片AI引擎的主力。Panther Lake可擴展架構的核心元素是第二代可擴展Fabric，使英特爾可以在下一代CPU中混合搭配各種IP及其分區。其中，運算單元與GPU tile分離，透過高速互連能像統一系統一樣高效協同運作與通訊。Panther Lake的GPU tile採用全新Xe3架構。其12 Xe3配置也是英特爾迄今打造的效能最強整合GPU。12 Xe3配置有96個XMX引擎、16MB L2緩存（翻倍）、2條幾何管線。相較於上一代，Panther Lake實現圖形效能提升50%，每瓦效能提升40%。Xe3架構裡升級了向量引擎、後端處理功能和光線追蹤單元，有8個512-bit向量引擎、8個2048-bit XMX引擎，L1快取容量提高33%。向量引擎實現了利用率提升，線程數量增加25%，並採用可變暫存器分配技術。XMX是專門處理矩陣乘法的高效能AI核心引擎，是複雜模型在本地GPU上高效運作的關鍵。英特爾展示了Panther Lake在一些微基準測試上的效能提升表現。06. CPU提供10TOPS AI算力，執行緒調度器提高混合運算能效Panther Lake中CPU tile提供了10TOPS的AI算力。相較於上一代Lunar Lake和Arrow Lake，其同等功耗下單執行緒效能提升10%、多執行緒效能提升50%以上。英特爾在Demo區展示了Panther Lake與Arrow Lake和Lunar Lake的低功耗島對比，在演示期間，Panther Lake的功耗比主打高能源效率的Lunar Lake還要低。Panther Lake延用混合運算架構，有三種CPU核心：P核心（效能核心）、E核心（能源效率）、LP-E核心（提升能源效率）。Panther Lake CPU包含Cougar Cove P核心、Darkmont E核心和Darkmont LP-E核心。Cougar Cove P核心重點關注3個方向：記憶體消歧、TLB增強功能、分支預測，使複雜工作負載運行得更快更可靠。Cougar Cove P核架構中，新核心的前端設計層次與Lion Cove基本相同。解碼單元保留8位元寬，MSROM、uOP Cache、分配單元都沒變，分別為4位元寬、12位元寬、8位元寬。E核心方面，相較於Crestmont，Darkmont的IPC提升了17%。Darkmont E核心基於上一代Skymont E核構建，擁有26個調度連接埠，向量吞吐量、L2頻寬更高，並且納碼性能有所提升（該性能最初在Crestmont 架構中引入）。Darkmont也進行了記憶體消歧、分支預測更新，也提供了更高能效和增強反應能力的動態預取控制，透過精準控制預取策略的層次，靈活實現動態效能。另外英特爾E核心是唯一支援Nanocode的架構，可以實現更高的指令覆蓋率。 Nanocode位於硬體和底層軟體之間，用於將高階機器指令分解成更細粒度的硬體控制訊號，增強處理器的並行性和效率，節省延遲、頻寬和麵積。Panther Lake的快取和記憶體子系統都進行了升級。L3緩存環引入了8個E核，因此更大的18 MB L3緩存可供P核和E核使用。 LP-E核的L2快取也翻倍至4MB。其SoC tile內還有一個額外的記憶體側快取和控製器。快取配備了專用電源軌，使快取頻率可以超過3.5GHz。記憶體側快取的8MB片上快取可減少DRAM存取量和功耗，改善延遲和頻寬，提升核心IPC和降低功耗，並為I/O引擎提供快取。Panther Lake利用執行緒控製器（Thread Director）來調度混合核心，在執行多執行緒操作時實現資源高效利用。執行緒控製器會先從LP-E核心開始，如果超出容量，就把工作轉移到E核心；如果E核容量不足，就把工作轉移到P核心。跑遊戲時，GPU的使用率會拉到100%，這時執行緒控製器一開始就先呼叫P核，以最大限度地提高效能，然後再擴展到E核。英特爾稱這種設計帶來的結果是比Lunar Lake還要低的功耗，換言之有助於實現更長續航。07. 三種配置、統一封裝、更大內存Panther Lake共有3個不同配置，分別是8核心、16核心、16核心+12 Xe。三款產品用的是一個封裝，以便客戶做產品設計。Panther Lake有三種配置，設計成統一封裝：8核心（4P+4LP-E）+ 4 Xe316核心（4P+8E+4LP-E）+ 4 Xe316核心（4P+8E+4LP-E）+12 Xe3三種配置的NPU、IPU、媒體和顯示引擎是一樣的，LPDDR5x、DDR5頻寬以及PCIe通道數不同，12 Xe3配置將記憶體支援升級到9600MT/s LPDDR5x。圖形tile的製造工藝有所不同。 4 Xe3配置的圖形tile採用英特爾自家Intel 3，12 Xe3配置的圖形tile採用台積電N3E。16核心CPU+12 Xe3配置額外擴展了8條PCIe 5.0通道，增強了對高性能設備的連接能力。與Lunar Lake和Arrow Lake 相比，Panther Lake實現了更高的靈活性，8核心配置可取代Lunar Lake晶片，16核心配置可取代Arrow Lake-H晶片。本地AI計算離不開更快、更大記憶體的支援。 Panther Lake支援DDR5/LPDDR5，速度更快，容量更大；LPDDR5最大支援9600MT/s，容量達96GB；DDR5速度提升到7200MT/s，容量達128GB。Panther Lake沒有沿用Lunar Lake的記憶體封裝（MoP），而是轉用PCB記憶體設計，不依賴專用的預配置記憶體類型。升級後的影像處理單元IPU 7.5，具備AI光學降噪、AI局部色調對應等功能，可增強暗光環境下的影像清晰度，呈現更清晰自然的視訊效果。這些AI功能便由CPU+GPU+NPU組成的AI引擎提供支援。英特爾在Demo區展示了Smart Power HDR，可根據內容動態調整電壓，在HDR模式下為SDR內容大幅降低功耗。Panther Lake也增加了兩個重要的無線連線升級，分別是Wi-Fi 7 R2和藍牙LE音訊解決方案。08. 結語：踏入Agentic時代，英特爾走向新生英特爾亟需展現自身的產業領導力。在資料中心領域，它要證明大規模x86 CPU部署能做到更省電。在PC領域，它要證明酷睿處理器在效能、續航力、記憶體、價格等方面的競爭力，以及是跑Agentic AI應用的最佳選擇。在晶片製造領域，它更代表了美國先進製造的一面旗幟，要證明英特爾依然站在全球半導體製程技術創新峰頂，還要證明美國本土具備大規模生產前沿晶片製程的能力。以上種種，在Panther Lake和Clearwater Forest問世前，都留了懸念。如今，在面對Agentic時代，英特爾正在講出一個更宏大、開放、更包容的故事。這個故事裡有與其新晉大股東輝達的聯手，有與一眾美國晶片設計巨頭在代工上合作的潛在可能，有與晶片代工競對台積電的合作。背負著美國晶片製造尊嚴的英特爾，每一步，都需走得格外謹慎。 （智東西）

美國總統川普29日在白宮與以色列總理納坦雅胡共同舉行記者會，宣佈一份旨在推動加薩停火與重建的“和平路線圖”。川普稱，這是“偉大而美麗的一天”，甚至可能是“人類文明史上最偉大的一天之一”。根據公佈內容，這份路線圖主要包括以下要點：若各方接受，立即停火並凍結戰線；在協議生效72小時內釋放所有以色列人質，同時以色列將釋放約2000名巴勒斯坦囚犯，其中包括250名終身囚犯；加薩將成立由技術官僚組成的過渡治理委員會，川普本人將擔任“和平委員會”主席，英國前首相布萊爾也在成員名單中；美國還承諾推動國際資金投入，開展加薩重建與經濟振興。計畫還提出，若哈馬斯成員放下武裝，可獲大赦或安全撤離；若拒絕，則以色列將繼續軍事行動，美國將給予“完全支援”。納坦雅胡在記者會上表示，以色列支援該計畫，但強調“若對方拒絕，以色列將獨立完成軍事目標”。截至目前，哈馬斯尚未對方案作出正式回應。卡達、埃及、阿聯、沙烏地阿拉伯等國對該計畫表示歡迎，並願意在後續處理程序中發揮作用。分析人士指出，該方案在政治上具有突破性，但執行仍存在諸多挑戰，包括哈馬斯的接受程度、監督機制的可信度以及加薩重建資金能否真正落地。與此同時，英國前首相托尼·布萊爾也公佈了一份價值 3 億英鎊的加薩治理方案。這將是他自伊拉克戰爭以來在中東最重要的一次介入。根據檔案，布萊爾打算擔任“加薩國際過渡當局”（GITA）的主席。該當局初期將在埃及艾爾阿里什運作，並在安曼和開羅設立辦事處，三年內全面進入加薩。布萊爾的設想包括：設立“戰略秘書處”和危機“作戰室”；成立“行政保護部隊”（EPU），由國際精英人員組成，負責保護布萊爾及各國使節；與巴勒斯坦民事警察和國際穩定部隊（ISF）合作，負責治安、邊境和反恐；保障加薩的重建與國際投資。WTI原油期貨一度跌4%中東局勢緩和疊加OPEC+可能在10月會議上決定11月再次增產的跡象影響，油價周一大跌，抹去了上周的漲幅。WTI原油期貨盤中下跌4%，創下自6月以來的最大跌幅。截至收盤，WTI 11月原油期貨收跌2.27美元，跌幅3.45%，報63.45美元/桶。布倫特11月原油期貨收跌2.16美元，跌幅3.08%，報67.97美元/桶。據媒體援引知情人士透露，由沙烏地阿拉伯領導的OPEC+聯盟正考慮將產量至少提升到下月計畫增加的13.7萬桶/日之上。不過另一方面，儘管這種增產可能會使本已存在過剩預期的市場再度供大於求，但此舉也將使各成員國產能是否到達極限備受關注。RBC資本市場的分析師在一份報告中寫道：“我們認為OPEC+在10月5日會議上再次決定11月增產13.7萬桶/日是最可能的結果。鑑於除沙烏地阿拉伯外的許多產油國實際上已經觸及產能上限，未來OPEC+的增產幅度將遠低於公開公佈的數字。”儘管OPEC及其盟國正試圖重獲市場份額而非維持價格，原油仍有望實現月度和季度上漲。地緣政治緊張，成為油價支撐因素。國際能源署（IEA）預測，2026年原油將出現創紀錄的供應過剩，因為OPEC+繼續恢復產量，同時該組織以外的競爭對手也在增產。高盛則表示，布倫特原油明年可能跌至50多美元一檔的中間位置。卡達外交部：以總理已致歉 承諾不再對卡發動襲擊以色列總理納坦雅胡29日當天在美國華盛頓與卡達首相兼外交大臣穆罕默德通電話，就以色列日前襲擊卡達首都多哈事件道歉。卡達外交部29日發表聲明稱，卡達首相兼外交大臣穆罕默德、以色列總理納坦雅胡和美國總統川普當天舉行三方電話會談，納坦雅胡在會談中就以色列日前襲擊卡達首都多哈、侵犯卡達主權並導致一名卡方安全部隊人員死亡一事向卡方道歉，並承諾不再針對卡達發動類似行動。聲明還表示，美國在會談中重申了對美卡防務夥伴關係的堅定承諾。穆罕默德在會談中強調，卡達堅決反對任何形式的侵犯其主權的行為。他還表示，卡達將繼續堅持該國長期以來通過外交手段化解地區危機的外交方針，致力於盡快結束加薩地帶衝突，維護地區安全與穩定。 (北美商業見聞)

在阿拉斯加“特普會”之後，俄羅斯總統普丁(Vladimir Putin)表示，俄羅斯和美國可以開展更多商業合作——例如，在兩國太平洋海岸線之間。圖片來源：MARKETWATCH PHOTO ILLUSTRATION/GETTY IMAGES, ISTOCKPHOTO美國總統川普(Trump)回應道：“我們期待進行合作。”但是，這兩位領導人沒有說的是：私下裡，美俄兩國最大的能源公司已經為恢復業務合作勾勒出路線圖，計畫在俄羅斯遠東沿海開採油氣田。據知情人士透露，今年，埃克森美孚(Exxon Mobil)的一位高管，與俄羅斯最大的國有能源公司俄羅斯石油公司(Rosneft)舉行了秘密會談，會中討論了重返龐大的薩哈林(Sakhalin)項目一事，前提是兩國政府將其作為烏克蘭和平處理程序的一部分予以批准。此事非常敏感，以至於在埃克森美孚內部只有寥寥數人知道舉行了會談。這家美國石油巨頭的高管之一、高級副總裁Neil Chapman主導了埃克森美孚一方的會談。據悉，埃克森美孚和其他公司已獲得美國財政部的授權許可，可以與俄羅斯方面就擱淺資產進行談判。一位白宮高級官員表示，埃克森美孚的高管已向美國政府提出請求，希望在該公司重返俄羅斯的情況下得到政府支援，這一請求得到了積極回應。最近幾周，該公司首席執行官伍德倫(Darren Woods)在白宮與川普討論了埃克森美孚可能重返俄羅斯一事。在2022年俄烏戰爭開始之後，埃克森美孚與莫斯科方面曾不歡而散，如果能夠恢復在俄業務將標誌著他們之間戲劇性的和解。作為西方最大的石油生產商，埃克森在蘇聯解體後比大多數其他公司更深入地進入俄羅斯市場，而在俄烏戰爭爆發後撤離的過程也相應地更為激烈。薩哈林1號(Sakhalin-1)項目以這三個油田附近的一個俄羅斯島嶼命名，是埃克森美孚最大的投資項目之一，最初於1995年達成協議。埃克森美孚負責營運該合資企業，並持有30%的股份，同為股東的還有俄羅斯國有的Rosneft，以及日本和印度的公司，後兩者目前仍在參與該項目。俄烏戰爭發生後，在西方企業紛紛撤離俄羅斯之際，埃克森美孚削減了產量，並表示將出售股份，將其價值減記了超過40億美元。俄方阻止埃克森美孚出售股份，隨後沒收了該公司的權益。埃克森美孚曾將此舉稱為強制徵用。圖左為埃克森美孚高級副總裁Neil Chapman，他於2021年在俄羅斯聖彼得堡牽頭與Rosneft進行了談判。圖片來源：Anton Novoderezhkin/TASS/Zuma Press對克里姆林宮而言，吸引埃克森美孚回歸將是一大勝利；作為和平談判的一部分，俄方希望吸引西方投資以穩定經濟。但埃克森美孚是否回歸併無保證，這在一定程度上取決於川普能否成功斡旋結束俄烏戰爭，或者如果普丁拒絕停火，川普是否會選擇進一步收緊制裁。儘管受到制裁，但俄羅斯石油行業仍設法保持了高產量，但分析人士稱，由於缺乏專門技術和投資，其產能最終還是會下降。最近幾周，烏克蘭無人機對煉油廠和管道的襲擊已經阻礙了俄羅斯的國內燃料供應。在2025年1月川普就職前後，埃克森美孚與Rosneft之間關於重啟合作關係的討論變得密集起來。2月份，美國和俄羅斯政府高官在沙烏地阿拉伯利雅德舉行了公開會晤，就結束戰爭開啟談判。當時，俄羅斯拋出了為美國公司提供投資機會的承諾，包括在北極能源開發方面的機會。私下裡，埃克森美孚的Chapman在卡達首都多哈，與Rosneft首席執行官伊戈爾·謝欽(Igor Sechin)會面。謝欽是普丁的親密盟友，正受到美國的經濟制裁，這意味著美國人被禁止與其交易，除非獲得美國財政部的許可。謝欽喜歡在卡達會見外國商界和政府領導人，卡達的主權財富基金持有Rosneft的股份。卡達在全球衝突中已經樹立了中立調解人的角色。埃克森美孚參與薩哈林項目有一個範本：該財團在20世紀90年代與俄羅斯政府達成的產量分成協議。當時是在2005年開始產油。薩哈林項目的出口主要流向亞洲買家，這些買家在俄烏髮生後繼續購買俄羅斯原油，與放棄購買俄油的歐洲公司的做法不同。2012年，時任埃克森美孚首席執行官的蒂勒森（圖左）與普丁會面。圖片來源：Alexei Nikolskyi/Kremlin/Sputnik/Reuters埃克森美孚與俄羅斯的密切關係，曾讓時任首席執行官蒂勒森(Rex Tillerson)在2013年獲得了普丁頒發的友誼勛章。2014年克里米亞公投事件之後，美國對俄羅斯實施制裁，迫使埃克森美孚退出其在俄的部分合資企業，但薩哈林項目未受影響。儘管2022年烏克蘭戰爭發生後局勢緊張，但在整個戰爭期間，埃克森美孚一直與俄羅斯Rosneft保持著非正式溝通管道。如果戰爭結束，俄羅斯豐富的能源資源對西方公司來說仍然是一大誘惑。埃克森美孚撤離時，薩哈林項目約佔其石油產量的3%，是一個規模不大但已探明的原油來源。該公司還曾與Rosneft合作開發其天然氣儲量，以便通過油輪以液化形式出口。知情人士表示，Rosneft希望從埃克森美孚的資本、技術和管理專長中受益。如果重返俄羅斯，埃克森美孚將發現商業環境已大不相同。在制裁、高利率和通貨膨脹的壓力下，俄羅斯經濟已經放緩。國家沒收資產已是司空見慣。而且在戰時，克里姆林宮已對該國龐大的能源產業實施了更嚴格的控制。俄羅斯石油的市場也已經改變。歐洲已經擺脫了對俄羅斯原油的依賴，而印度和中國則搶購俄羅斯原油，這些交易大多通過阿聯(United Arab Emirates)等一些不透明公司進行操作。儘管如此，埃克森美孚能否重返俄羅斯，很可能將取決於俄羅斯提出的條件，該公司希望至少能收回其退出薩哈林項目所造成的損失。在阿拉斯加峰會當天，普丁為埃克森美孚的回歸掃除了一大障礙。他簽署了一項法令，允許外國公司入股一家自埃克森美孚撤離後便負責薩哈林項目營運的俄羅斯公司，條件包括提供海外裝置和備件，以及遊說解除制裁。 (道瓊斯風險合規)

Solana的（非正式）2027年路線圖今天公佈了(點選文末“閱讀原文”可查看)。之所以叫非正式，是因為這次的路線圖並不是由Solana基金會官方發佈的，而是由來自Solana Labs、Anza、Jito Labs、DoubleZero、Drift、Multicoin Capital這六個組織的作者共同撰寫，並由負責維護Solana客戶端的Anza來發佈。所以這份路線圖彙集了Solana自己以及其開發商、項目方和VC六個角色，葷素搭配，沒有通過官方發佈應該也是為了顯得更加自下而上的去中心化。在這份路線圖中，最有意思的是其標題被起為《The Internet Capital Markets Roadmap 》，也就是用網際網路資本市場ICM這個新造的詞來代替了Solana的名字，這也是Solana和其生態給自己明確的定位。以太坊是世界電腦，Solana是網際網路資本市場，你品，你細品。其中提到目前Solana整個生態系統都圍繞一個共同的願景在整合，即應用控制執行 (ACE)，它可以讓Solana上的智能合約自主控制其交易的執行時間和順序。你聽到這裡會疑惑，哎？這不是所有公鏈裡驗證節點在做的事情嗎？對沒錯，Solana想把這個事情從節點的身上轉移到智能合約。這個事情最大的好處就是能讓整個網路的高性能低延遲再上一個台階，因為會賦予應用更大的權限，讓每個應用自己管好自己，而不是全部依賴節點，從而減少整個網路的交易衝突。這個策略也就是搶跑和狙擊，提高交易效率和公平性，並且因為智能合約有更大的權限，從而也可以支援更複雜的鏈上交易策略，讓DEX等運行的更加高效。所以目前你可以理解，網際網路資本市場ICM是Solana最新的願景敘事，應用控制執行 (ACE)是Solana最新的技術敘事，然後這個技術敘事又是完全為願景敘事的落地所服務的。為實現這份路線圖，總共分成了短期、中期和長期三個階段。短期則是與現成的一些機制協同，儘量拿來先用，重點依賴Jito的區塊組裝市場BAM，這是由Jito推出的類似於ACE的功能，然後再由作為節點維護者的Anza進行配合提高落地性。中期則是由DoubleZero來主要承擔，它其實很有意思，是Solana生態中的一個物理基礎設施網路，一個高性能的光纖網路，大力出奇蹟直接通過物理層面來提升區塊鏈的性能，所以DoubleZero為ACE提供硬體支援。長期則是由整個Solana生態系統中的項目共同推動，最主要是讓多並行領導者MCL取代單一領導者，在大多數POS鏈中都是通過隨機或者投票的方式選舉出來一個節點作為階段性的單一領導者來控制交易的排序。既然Solana把節點的工作放權給了智能合約，則也需要進一步把節點也放權。最後路線圖對網際網路資本市場ICM總結是“Solana應該擁有世界上流動性最強的市場，而不是交易量最大的市場”。這句話其實就在影射以太坊，即Solana對自己的定位是面向散戶追求TPS的高頻小額交易，而不是面向大戶追求TVL的低頻大額交易。強調一下，因為推特上無腦二極體太多了，本文並不是吹誰或者貶誰。但實事求是說，Solana這幾年的表現確實可圈可點，印象中作為當機鏈好像很久沒有宕過機了。並且整個Solana生態你會感覺非常團結目標明確，從這份路線圖中就能清晰地感覺到，沒有那麼多花裡胡哨的精神勝利式概念，通篇都在務實解決問題。 (C Labs加密觀察)

在日前舉辦的「IMW 2025」上，三星電子關於下一代DRAM 和下一代NAND 快閃記憶體的演變。在DRAM部分，三星首先回顧了DRAM單元多年來的演變。在1990 年代，平面n 溝道MOS FET 是單元選擇晶體管（單元晶體管）的標準。然而，進入21世紀，短溝道效應和關斷漏電流已變得無法忽視。一種在不縮短溝道長度的情況下使橫向（水平）方向微型化的晶體管結構被設計出來並被用於DRAM單元晶體管。隨著光刻技術的不斷縮小，DRAM單元的面積可以不斷縮小。與此同時，DRAM 單元陣列佈局在2010 年代得到了改進。 DRAM單元的尺寸是根據設計規則（或最小加工尺寸）“F：特徵尺寸”進行比較的。原則上，可能的最小單元是2F（垂直尺寸）x 2F（水平尺寸）= 4F2，但這極難實現。2010年代，透過改進DRAM單元陣列的佈局，單元面積從傳統的「8F2」縮小到「6F2」。即使加工尺寸相同，單元面積也減少了25%。這種「6F2」佈局至今仍是大容量DRAM所使用的標準。圖註：DRAM 單元的演變 （1990 年代至2030 年代）在「6F2」佈局中，透過將字線和溝道嵌入到襯底中，單元晶體管的面積得以減小。源極和漏極水平（橫向）佈局。單元晶體管的垂直結構從襯底側開始依序為字線（WL）、溝道、位線觸點（BLC）、電荷儲存節點觸點（SNC）、位線和單元電容器。字線間距為2F，位元線間距為3F。10nm代（1X代及以後）的DRAM單元基本上維持上述結構，但透過改進電容結構、字線材料等延續了七代，依序稱為「1X→1Y→1Z→1A→1B→1C→1D」代。不過，下一代「0A」世代（10nm以下第一代）將無法維持「6F2」佈局，將有很大機會轉向「4F2」佈局。10nm 以下DRAM ，如何實現實現「4F2」佈局的單元晶體管的基本結構是溝道垂直排列的結構。它被稱為“VCT（垂直溝道晶體管）”。位線、溝道（側面有字線）和電容器從基板側垂直排列。圖註：DRAM 單元陣列佈局架構和垂直通道晶體管的範例。左上為「6F2」佈局，右上為「4F2」佈局。左下角是三星發明的VCT（垂直通道晶體管）結構的範例（稱為「S2CAT：自對準2間距單元陣列晶體管」），右下角是用透射電子顯微鏡（TEM）觀察到的原型單元陣列的橫截面圖像。實現更高記憶體密度的嘗試是三維DRAM（3D DRAM）。通過垂直堆疊水平較長的DRAM 單元（一端有位線，中間有通道，另一端有電容器）來增加內存容量。圖註：三維動態隨機存取儲存器（3D DRAM）的原型。這是由三星構思並製作的原型。它們被稱為“VS-CAT（垂直堆疊單元陣列晶體管）”。左圖顯示了用透射電子顯微鏡(TEM) 觀察到的原型DRAM 單元陣列的橫截面。左上角顯示3D 堆疊晶體管和電容器，左下角顯示位元線提取結構（階梯式），右側顯示字線和通道的橫截面（一個通道夾在兩條字線之間）。右側的結構圖展示了透過堆疊儲存單元陣列和外圍電路來減少矽面積的想法。將儲存單元陣列晶圓（Cell WF）與周邊電路晶圓（Core/Peri. WF）鍵合在一起。3D NAND快閃記憶體超越極限從這裡開始，將收官對有關NAND閃存（以下簡稱“NAND閃存”）的介紹部分進行簡單說明。自上世紀90年代中期開始實用化的NAND快閃記憶體（平面NAND快閃記憶體）已經經歷了密度和小型化的極限。最初，記憶容量和密度主要透過小型化來增加，但到2010 年代初，小型化已經達到了極限。這是因為，即使存在被認為具有最高絕緣性能的氣隙，也無法再抑制相鄰單元（單元晶體管）之間的干擾，並且單元可以儲存的電荷量已減少到無法再防止幹擾的程度。圖註：NAND快閃記憶體的演變（1990年代至2030年代）當時的突破（突破限制的手段）就是3D 化。作為NAND快閃記憶體基本電路的單元串（一系列單元晶體管）已從水平方向轉換為垂直方向。結果，單元可儲存的電荷量大大增加，相鄰單元之間的干擾大大減少。此外，該公司還利用三維NAND快閃記憶體（3D NAND快閃記憶體），成功實現了傳統半導體儲存器難以實現的「多值儲存」成為標準規格，即在一個單元中儲存三位資料。垂直單元串透過增加堆疊單元晶體管的數量，快速增加了密度和容量。 2010 年代初期的產品有32 層。到2020 年代中期，它已發展到300 多層，高度約為原始高度的十倍。此外，將儲存單元陣列堆疊在外圍電路上方（CuA：CMOS under Array）的佈局已投入實際使用，從而減少了矽片面積。與此同時，3D NAND快閃記憶體面臨著與其前身平面NAND快閃記憶體類似的挑戰。隨著堆疊的增加，形成單元串溝道的孔變得更深，使得蝕刻更加困難。為了緩解這個問題，單元晶體管的柵極（字線）和字線之間的絕緣膜已經逐漸變薄。這會增加同一單元串中相鄰單元之間的干擾，並減少可累積的電荷量。此外，構成單元串通道的孔（儲存孔）之間的間距也逐漸縮小，有助於提高儲存密度。這增加了相鄰單元串之間的干擾。為瞭解決這個問題，人們嘗試用電荷陷阱單元中的鐵電膜來取代作為柵極絕緣膜的氮氧化物(ONO) 膜。電荷陷阱法是透過在ONO膜的捕獲能階中積累電荷（主要是傳導電子）來決定邏輯值（1bit的「高」或「低」）。鐵電薄膜的邏輯值由極化方向決定，而不是由電荷決定。透過在單元晶體管中使用鐵電膜，可以實現降低編程電壓和抑制閾值電壓波動等效果。這兩者都有助於減少小區之間的干擾。在單元等級上也已確認可以支援“多值儲存”，即將單元晶體管的閾值電壓從兩個值增加到八個值（3 位元）或16 個值（4 位元）。圖註：將鐵電薄膜應用於NAND 快閃記憶體單元晶體管的嘗試範例。最左邊的圖像（a）是包含鐵電膜（Ferro）的絕緣膜的橫截面圖像（通過TEM）。中心（b）是將鐵電薄膜納入類似於NAND 閃存的圓柱形結構的單元晶體管的橫截面圖像（TEM）。最右邊（c）顯示了閾值電壓以16種不同的方式變化時的測量結果（相當於4位元/單元）DRAM 和NAND 快閃記憶體都面臨著許多阻礙其未來發展的挑戰。三星在主題演講中提到的只是其中的一部分。我希望能夠找到解決這些問題和其他問題的解決方案，並且希望進步能繼續下去。更多技術分享在演講中，來自全球的企業和專家對DRAM和NAND的未來做了豐富的分享。例如imec首次公佈純金屬柵極技術，可將層間距縮小至30nm，同時確保3D NAND快閃記憶體的可靠性。鎧俠也分享了其多級編碼技術，該技術可實現閃存的高速隨機存取。應用材料公司開發出一種快速外延生長3D NAND的Si溝道的技術。除了3D NAND，GLOBALFOUNDRIES還將展示相容於28nm HKMG CMOS邏輯的分柵嵌入式閃存技術。他們演示了一個34Mbit嵌入式閃存巨集的原型。在「DRAM」領域，開發3D儲存器技術的創投公司NEO Semiconductor將講解與3D NAND結構類似的3D DRAM技術「3D X-DRAM」。記憶體供應商Macronix International 將展示一種改進的3D DRAM 技術，該技術由兩條水平字線、一條垂直位線和柵極控制閘流體組成。半導體能源實驗室(SEL) 透過使用氧化物半導體單晶片平面FET 和垂直通道FET，製造出了原型1M 位元3D DRAM。在「鐵電儲存器」領域，美光科技講解了其高性能、長壽命鐵電儲存器的材料工程技術。佐治亞理工學院將描述一種非揮發性電容器的製造工藝，該工藝能夠實現鐵電電容器的小信號無損讀出。 GLOBALFOUNDRIES 也討論了互補FeFET 儲存器中發生的電荷捕獲問題，該儲存器旨在嵌入CMOS 邏輯。在「電阻式儲存器/交叉點」領域，清華大學將展示相容於40nm高壓CMOS工藝的3.75Mbit嵌入式電阻式儲存器宏。此外，旺宏國際開發了AsSeGeS和GeN異質結構，優化了交叉點儲存器中使用的OTS選擇器的效能。 （半導體產業觀察）

眾所周知，製造用於先進邏輯應用的晶片始於電路設計。該過程發生在不同的層面：從電晶體到標準單元、佈局布線，直至系統設計層。構成電路設計版圖的圖案隨後被寫入光掩模上。如今，這由利用電子束的掩模寫入裝置完成，例如可變形狀束 (VSB：variable shaped beam) 掩模寫入機和多光束掩模寫入機 (MBMW：multi-beam mask writer)。接下來，在光刻曝光步驟中，掩模上的圖案被縮小並投射到目標晶圓上方的光刻膠層上。光刻膠顯影后，採用先進的圖案化和蝕刻技術，將印刷的圖案進一步轉移到基板的底層。在光刻曝光步驟中，預期的電路版圖圖像會發生扭曲。這是由於光線在光刻掃描器和掩範本中的傳播方式，會發生衍射。這種扭曲會導致圖像保真度下降，即目標圖像與晶圓上印刷結構之間的差異。後者會出現一些不規則之處，例如線寬比設計值更窄或更寬，從而影響邊緣位置的完整性和解析度。因此，光學鄰近效應校正 (OPC) 技術被應用於版圖設計資料：它們在將圖案寫入掩範本之前對其進行校正，以最大限度地減少從設計到晶圓的誤差。光刻、掩模和OPC技術的進步對於推動後續邏輯技術在功耗-性能-面積-成本（PPAC）方面的改進至關重要。解析度的提高是通過縮短曝光步驟所用光的波長或增加光刻掃描器的數值孔徑（NA）來實現的。後者的例子包括從193奈米到193奈米浸沒式光刻的演進、極紫外光刻（EUV）以及即將推出的0.55NA極紫外光刻（High NA EUV）。設計方面也隨之發展，以跟上光刻技術改進帶來的解析度提升。後續技術節點對間距微縮的要求超過了光刻技術的進步。因此，先進邏輯晶片的設計從2-D Manhattan佈局轉向關鍵層中的1-D Manhattan佈局（圖1）。在基於2-D Manhattan的設計中，矩形結構用於沿垂直和水平方向對齊。相比之下，關鍵層中的一維設計則將結構沿每層垂直或水平方向對齊。雖然1-D Manhattan佈局提供了密集的表示，但它也有一個缺點：當從一條金屬線到相鄰金屬線進行電氣連接時，必須實現一個包含大量過孔的額外層——這增加了晶圓成本和電流的路徑長度。所有這些，都有一個“怪異之處”：儘管如今的設計師在設計中追求矩形的曼哈頓結構，但這些結構在掩範本和晶圓上始終呈現彎曲狀態（圖2）。這是掩範本寫入器和光刻掃描器工作方式的固有結果，它們分別充當電子束和光的低通濾波器。因此，曼哈頓設計在通過系統傳輸時會變成彎曲的，從而在最終圖案中引入額外的誤差。幾年前，光刻界開始探索在光掩模上寫入電路圖案時引入曲線形狀（curvilinear shapes）的想法。多電子束掩範本寫入工具的出現促進了這一想法，該工具首次實現了在掩範本上寫入複雜形狀。這有助於進一步減少從基於曼哈頓的設計到晶圓上曲線表示過程中出現的誤差。最近，業界還考慮使用新的OPC演算法，將曼哈頓設計版圖調整為掩範本和晶圓上更複雜的曲線形狀。傳統OPC和逆向光刻技術（ILT：inverse lithography technology）中的新型“曲線”OPC技術開始出現，作為改善光刻步驟工藝窗口的一種方式。曲線掩模和OPC技術近期已成為半導體行業的熱門研發課題，2025 SPIE先進光刻和圖形化會議上投稿數量的不斷增長也反映了這一點。曲線（Curvilinear）OPC和掩模策略仍然基於曼哈頓電路設計佈局。下一步，imec提議在設計階段就引入曲線幾何形狀和路徑（ curvilinear geometries and paths），這是一個創新概念，其優勢遠超曲線OPC和掩模策略。與當前的路線圖演進不同，曲線設計有望在降低晶圓製造成本的同時實現技術節點過渡，同時提升電氣性能。因此，正如imec在2025年SPIE先進光刻與圖案化會議上的受邀論文中所展示的那樣，它有望徹底改變半導體行業。我們通過三個用例展示了其優勢。用例 1：通過曲線設計簡化中段 (MOL) 和後端 (BEOL) 層及過孔曲線設計被證明有益的第一個用例是標準單元的布線練習以及緊密間距金屬層的佈局布線設計。對於14A及以上晶圓代工廠，在標準單元和緊密間距金屬層中採用曲線設計，可以合併最昂貴的MOL和BEOL層，從而減少所需的金屬層數量，從而消除相應的過孔（圖3）。模擬表明，如果曲線設計能夠成功消除M2和V1（一層金屬層），則可以實現晶圓成本降低7%，晶圓廠周轉時間縮短5%，工藝步驟減少7%。Imec的研究人員還評估了此特定用例對電氣性能的影響：與標準單元級的曼哈頓1D設計相比，曲線設計的性能提升了約5%（圖4）。性能提升的指標是延遲時間的減少，這是由於省去了額外的過孔並縮短了電流的金屬路徑。用例 2：通過曲線設計實現源漏接觸和柵極重新布線曲線設計的第二個應用場景是構成 CMOS 器件的 n 型和 p 型電晶體的源漏接觸和柵極之間的布線。在當今的一維曼哈頓設計中，它們只能形成“南北”（north-south）方向的電氣連接。因此，連接 n 型和 p 型電晶體的源漏和柵極的唯一方法是加入額外的金屬層和過孔層。這使得電流可以向上穿過過孔，沿著額外層中的布線金屬流動，然後向下穿過另一個過孔連接到另一個源漏接觸。因此，會產生電氣和成本方面的損失。然而，使用曲線形狀連接源極/漏極觸點和柵極可以消除使用額外金屬層的電連接（圖5）。降低M0布線資源的利用率可以進一步縮小單元面積。將此概念應用於業界代工廠14A節點的邏輯標準單元，可實現20%的面積縮小（相當於從5T單元設計過渡到4T單元設計），同時抑制晶圓製造成本。用例 3：曲線佈局布線設計與用例 1 和 2 相比，imec 認為曲線幾何在佈局布線層面具有最大的潛力，其應用範圍涵蓋標準單元上方的所有金屬布線層。與之前描述的用例不同，這種方法需要更大的工業投入，包括全面啟用佈局布線工具和在整個設計空間內提供寄生參數提取 EDA 解決方案。imec 預計，通過實現這一目標，曲線技術將在未來的邏輯技術節點擴展中發揮關鍵作用。使用曲線設計的整體優勢可以通過功率-性能-面積-成本 (PPAC) 品質因數來體現。目前，雖然具體目標各不相同，但節點間轉換目標的一個典型示例包括面積減少 20%、性能提升 15% 和功耗降低 15%。如今，這些 PPA 優勢是以晶圓製造成本為代價的：業界試圖將成本增幅限制在節點間 20% 以內。根據 imec 的估計，與使用 14A 曼哈頓 1-D 設計相比，通過在設計版圖中加入曲線形狀，可以進一步減少面積，同時提升功率/性能。這意味著業界可以在不縮小尺寸（即間距）的情況下實現 10A 的進展。更重要的是，這些優勢還帶來了成本的降低。這是圖案化領域的設計技術協同最佳化 (DTCO) 如何進一步增強節點間轉換的 PPAC 優勢的絕佳示例。由於多種原因，建立曲線設計極具挑戰性。迄今為止，尚未找到能夠精確表示曲線形狀資料，同時控制整個製造生態系統資料量的解決方案。一種方案是使用分段直線資料表示法（一種由連接點的直線組成的幾何結構）來近似曲線形狀（圖 6）。然而，使用這種表示法會大幅增加資料量。資料量過大是業界關注的問題，因為商用 EDA 工具難以處理如此龐大的資料量，而且資料還必須在整個製造生態系統中進行傳輸。此外，還需要建立包含器件元件和佈局特徵資訊的專用設計規則。此外，還必須找到一種方法來驗證設計的正確性——即所謂的設計規則檢查 (DRC)。所有這些都必須能夠通過商用 EDA 工具進行管理。由於上述優勢，曲線設計理念有望更高效地利用高數值孔徑 EUV 光刻技術，使其成為先進邏輯節點的補充技術選擇。此外，這一創新理念也有望擴展低數值孔徑 EUV 光刻技術，尤其是 193nm 浸沒式光刻技術，這與其他應用領域息息相關，例如圖像感測器、超透鏡或汽車晶片，這些領域均可從製造成本的降低中受益。 (半導體行業觀察)

輝達 B300 提前生產 法人看旺台積電、廣達等供應鏈輝達B300晶片生產進度提前至5月，採用台積電5奈米家族及CoWoS-L先進封裝，沿用Bianca架構 。其有望年底量產，將帶動台積電、牧德等供應鏈發展。因H20受限，B300填補產能，且裝置進機加速，法人看好相關企業獲利及出貨表現。輝達 GPU 產品路線圖輝達最新 B300 晶片生產進度提前至 5 月起跑，供應鏈消息透露，B300 採用台積電 5 奈米家族及 CoWoS-L 先進封裝，沿用輝達先前 Bianca 架構，零元件、ODM 代工學習曲線得以延續，輝達有望實現 GB300 於今年底進入量產。法人預估，將帶旺台積電、牧德、穎崴、健策及組裝廠廣達、緯創及鴻海等相關供應鏈。外界推測，由於 H20 喊卡，採用 5 奈米家族之 B300 補上產能空缺，而 Blackwell 架構已有 B200 量產經驗，能快速因應。供應鏈指出，搭配南科先進封裝 AP8 於 4 月初開始進機，為的就是要接續 B300 所要用到的 CoWoS-L 封裝，客戶需求殷切，推著台積電在產能快速建置；相關裝置業者表示，今年大客戶拉貨並沒有延後或變更，很大部分來自 CoWoS-L。輝達首席科學家 Bill Dally 於台積電北美技術論壇提到，B200 晶片以 CoWoS 封裝兩個 GPU，突破單一 Reticle Size（光罩尺寸）限制。半導體業者分析，台積電正在延伸各種先進封裝技術，透過加大封裝尺寸堆疊更多電晶體，突破摩爾定律限制。法人指出，牧德今年 2 月推出 CoWoS 六面檢測機，用於自動光學檢測，攜手夥伴鏵友益搶食海外大廠市佔；穎崴 AI GPU 晶片測試需求也會提前熱身，其中，高階同軸測試座與 MEMS 探針卡出貨將提升整體獲利表現。ODM 業者分析，GB300 運算托盤沿用 GB200 設計，其實更有利加快組裝進度，因為設計複雜、量產難度高，若能維持原設計，將加快 ODM 大廠出貨速度；對健策在內的零元件業者也會是好消息。目前未能掌握 B300 晶片是否會在亞利桑那州廠同步生產；半導體業者分析，由於美國仍缺乏 CoWoS-L 封裝能力，因此即便在美國生產，仍必須要回台灣進行後段處理。但對輝達而言，最新 AI GPU 在美國生產，會是呼應總統川普 MAGA 最有力證明。推測輝達執行長黃仁勳將會在 Computex 2025 將 AI GPU 順利量產作為好消息，此外亦會帶來更多在機器人領域相關的應用，並與台灣合作夥伴如聯發科再推新菜。 (芯榜)

短短一年時間，兩次大會，台上的“AI教主”黃仁勳依舊穿著熟悉的皮衣，卻多了些磕絆，少了些從容。上一次GTC大會，正是輝達如日中天的時候。各國科技公司對生成式AI進行不計回報的瘋狂投入，將輝達一步步推上神壇，一度成為全世界市值最大的公司。但今年以來，輝達的股價持續震盪。1月27日美股收盤，單日跌幅超過17%，創下公司歷史上單日下跌最多的紀錄；截至3月10日，遠期市盈率從1月的45倍回落至28倍，低於五年均值37.6倍。市盈率的回落，背後是一個殘酷的現實：市場沒那麼看好輝達的未來了，AI樹立起來的“算力信仰”正在動搖。因此，在一年一度、被譽為“科技春晚”的GTC大會上，老黃的使命變了——不再是讓人們看到輝達又搞出了多麼牛逼的產品，而是讓人們重新相信他們真的需要這些產品。黃仁勳的AI路線圖站在輝達的視角來看，這是一屆需要打起精神來直面諸多挑戰的GTC大會。將輝達晶片捧上神壇的AI算力市場正發生變化。Deepseek的開源以及長思維鏈技術路線，讓生成式AI廠商的關注點從堆量訓練走向推理，而逐漸滲透的ASIC架構晶片，其在AI推理場景中展現出的成本、能效優勢，對輝達在AI算力市場的份額構成直接威脅。輝達內部也面臨壓力。原計畫去年第三季度量產、第四季度發貨的Blackwell系列晶片，因設計缺陷問題，推遲至2025年第一季度才開始批次出貨，間接導致2025財年第四季度的毛利率下降，且預計下個季度會進一步收縮。在期待或懷疑之中，台北時間3月19日凌晨1點12分，輝達創始人黃仁勳穿著熟悉的黑色皮衣姍姍來遲，一上來就開始講述從生成式AI到代理式AI（Agentic AI）、Physical AI的變革，這背後意味著巨大的算力需求。今年年初，Deepseek-R1模型的高效和開源，曾一度讓市場判斷，大多企業將不再需要輝達昂貴的GPU來做大參數模型的預訓練。這也被認為是輝達股價受重挫的直接原因。2月下旬，黃仁勳談到Deepseek時說：“這是一項卓越的創新，但更為重要的是，它開源了一個世界級的推理AI模型。幾乎每一位AI開發者都在應用R1或思維鏈以及像R1這樣的強化學習技術來提升其模型的性能。”GTC 2025上，黃仁勳仍然看好推理AI，巧妙地選擇用長思維鏈（CoT）推理需要消耗的tokens來做比較。他向傳統大語言模型（LLM）和推理模型提出了同一個問題：300人的婚禮上如何安排座位。LLM消耗439 tokens快速得出了一個錯誤答案，而推理模型消耗8559 tokens，經過較長時間的思考得出了一個得體的答案。● 圖源：直播截圖黃仁勳想說明的是，諸如Deepseek-R1這類推理模型，意味著更高的tokens消耗和更高的算力需求，只是這種算力需求從訓練環節後置到了推理環節。在黃仁勳看來，推理模型也不是AI的終點，當下我們所處的Agentic AI，AI要處理更多更複雜的任務，有大量的應用將會出現，帶來算力需求的又一次爆發；而到了未來的Physical AI階段，AI甚至會復刻物理世界，那代表了將會有無限的tokens需要被處理。結論是，用預訓練放緩來判斷AI的未來，或者輝達的未來，就有點短視了。黃仁勳給了一個簡單粗暴的預判：“未來所需要的算力將是過去的100倍。”那各大AI廠商要如何面對未來的AI新範式呢？沒錯，還是要買輝達晶片，輝達的護城河就在於無處不在——硬體上Blackwell系列晶片涵蓋了從預訓練、後訓練到推理的整個AI市場，跨越雲端到本地再到企業環境；軟體上，CUDA仍然是繞不過去的高牆，黃仁勳強調說：“CUDA現在無處不在，它存在於每個雲中，每個資料中心，可以從世界上的每家電腦公司買到，幾乎無處不在。”在他口中，CUDA已不再是一個單純的開發工具，而是成了“AI時代的英語”。對於老黃的新故事，資本市場給出的反應是遲疑。演講結束後，輝達股價沒有提振，反而一路向下，截至收盤，下跌3.43%。輝達把護城河又往深挖了挖動搖輝達“算力信仰”的，一度被認為是Deepseek創造出的效率神話。Deepseek的天才工程師們，用自己的聰明繞過了輝達晶片的一些限制，用演算法和軟體能力挖掘出了更多的性能，從而節省了大量成本。現在，輝達大開方便之門，推出了自己的官方版本的“後門”——Nvidia Dynamo。這是輝達在推理領域建構的新CUDA，專為推理、訓練和跨整個資料中心加速而建構的開放原始碼軟體。在現有Hopper架構上，Dynamo可讓標準Llama模型性能翻倍。而對於DeepSeek等專門的推理模型，NVIDIA Dynamo的智能推理最佳化還能將每個GPU生成的token數量提升30倍以上。當然，為了推銷最新的Blackwell系列晶片，Dynamo在Blackwell上的效果更好。在同等功耗下，Blackwell的性能比Hopper高出4-5倍。在推理模型的測試裡，Blackwell的性能大約是Hopper的40倍。目前，Blackwell系列晶片，GB200和B200已全面投產。這些產品採用台積電4nm工藝製造，擁有高達2080億個電晶體。黃仁勳透露，2024年，美國前四大雲服務提供商（CSPs）購買了130萬塊Hopper架構晶片，2025年又購買了360萬Blackwell架構晶片。為了讓Blackwell像蘋果全家桶那樣深入到每個場景，針對不同類型的客戶，小到個人工作站，大到資料中心叢集，輝達推出了可以運行2000億參數模型的AI PC產品DGX Spark，為“AI推理時代”專門定製的Blackwell Ultra NVL72機櫃，和基於Blackwell Ultra、即插即用的DGX Super POD AI超算工廠等一系列產品，涵蓋了AI時代大部分主流場景。● 2024台北電腦展開幕，輝達CEO黃仁勳(中)與富士康董事長劉揚偉(右)做手勢慶祝。圖源：視覺中國當然，作為“秀實力”的傳統環節，黃仁勳公佈了新一代AI晶片Rubin，以“證實暗物質存在”的女性科學先驅薇拉・魯賓（Vera Rubin）命名。據介紹，Rubin系列晶片的性能可達Hopper的900倍，而Blackwell是Hopper的68倍。Vera Rubin NVL144將於2026年下半年推出，Rubin Ultra NVL576將於2027年下半年推出。不管是Blackwell全家桶，還是像CUDA一樣只能運行在輝達GPU上的Dynamo，都是輝達在硬體和軟體層面上進一步挖深自己的護城河，在空間上做到無處不在，在時間上做到別人無法短時間內追上，輝達就能繼續維持“AI領導者”的地位。賣鏟子以外，輝達也在講一些新的故事。本屆GTC，輝達將主辦首屆“量子日（Quantum Day）”，黃仁勳將參加與量子計算行業業內人士的小組討論。但主題演講現場，黃仁勳並未提及相關細節。頗為戲劇化的是，兩個月前的CES展會期間，黃仁勳說：“如果你說15年內就能製造出非常有用的量子電腦，那可能有點早。如果你說30年，那可能已經晚了。如果你說20年，我想我們很多人都會相信。”該言論直接導致了美國量子計算概念股崩盤式下跌。窮追猛打的競爭者們長期來看，似乎輝達的領先地位還能保持很久，但短期並非沒有隱憂。截至今年1月底的2025財年第四季度業績報告顯示，報告期內，輝達資料中心收入為356億美元，同比增長93%，較上季度環比增長16%，貢獻了輝達91%以上的營收，這個數字在去年同期和前年同期大約為80%與60%左右。這主要得益於Blackwell系列晶片，其在第四財季實現了110億美元的銷售額，創下了公司歷史上產品最快的增長速度。但Blackwell系列晶片量產初期的成本也給輝達帶去了不小的壓力。截至今年1月底的2025財年第四季度，輝達毛利率為73%，較上季度下降3個百分點，而根據最新的業績指引，下季度輝達的毛利率可能會進一步收縮至70.6%。● 美國加州聖荷西，SAP中心。圖源：視覺中國更大的威脅來自ASIC架構以及在這之下大力投入自研晶片的巨頭客戶們。與廣義上的GPU相比，ASIC架構晶片可以專為特定推理任務而定製，且整體電晶體利用率更高，在特定任務上更高效、成本更低，對於中小公司來說是性價比很高的選擇。同時，在輝達GPU以高昂的價格一家獨大之時，亞馬遜、Google、微軟等輝達大客戶們正奮力推進自研晶片流程，或是從輝達的競爭對手AMD手中購買晶片。根據智能湧現2024年中報導，用掉了世界上1/4算力的Google，“可能年底就不對外採購晶片了”。過去Google自研TPU更多基於成本考慮，比如擔心輝達隨意漲價，或者供應不夠穩定，如今Google的造芯策略更為激進——“幾乎是不計代價和成本投入”。而微軟已經採購上萬片AMD的產品，特斯拉、Midjourney、美國國家實驗室、韓國電信也都已批次提貨。不過，CUDA暫時還能擋一擋這些激烈的攻勢，那怕亞馬遜的Trainium晶片能將成本壓到GPU的1/3，但開發者需要為每一款ASIC重寫程式碼的現實，依然讓多數企業望而卻步。另一大潛在的風險是地緣政治變化帶來的挑戰，面對中國這個全球第二大GPU市場，輝達無法售賣最新的晶片，大洋彼岸的對手們正在抓緊機會蠶食輝達的市場，目前輝達也沒有太好的解決辦法來應對。光靠“算力老仙，法力無邊”，已經沒法不管不顧地向前猛衝了。擺在黃仁勳面前的問題是，如何平衡短期毛利率壓力與長期增長敘事。只有讓現在的投資者賺到錢，輝達才能有更廣闊的未來。 (芯師爺)