昨天台積電在北美技術論壇公佈了未來幾年到2029年技術Roadmap,下一代1.4nm的A14預計在2028年正式量產,2029年會有背供電版A12。從產品應與來看背供電版目前只有輝達的Feynman會開始採用第一代的SPR超級電軌,預計Feynman下一代會繼續採用第二代的SPR A12製程。可以清楚的看到台積電對未來製程的命名2nm世代的背供電版為A16,1.4nm世代的背供電為A12。這次比較新穎的是1.4nm家族除了A14/A12還多了一個A13,邏輯密度比A14提高6%,類似之前被一代的P系列,可能是A14P以後沒有了,直接叫A13。這個命名規則的變化,跟筆者之前討論2nm世代以後的先進製程演變高度一致,那就是節點碎片化,摩爾定律的推進早已經跟不住每代2倍的提升,進入2nm以後情況更加嚴重,所以筆者之前的判斷就是之前每一代的E或P都單獨變成一個小節點,然後維持1到2年不斷的碎步化提升。從台積電最新的製程命名來看,筆者兩年前預測大機率成真。這次的TSMC北美論壇,台積電還釋放了這些製程都不會用到High-NA EUV,這對ASML的投資者不是一件好事,因為High-NA這兩年一直被視為ASML業績提升王牌。其實筆者早在2024年就根據測算斷定A14製程不會用High-NA EUV,原因在兩年前這篇文章有詳細說明跟測算 High-NA 是必須嗎?有沒有可能,咱們都讓Intel帶跑偏了!長期跟蹤筆者知識星球的對這些行業未來變化基本都是了然於胸,這些新聞筆者都是很早以前就已過推演。因為半導體行業沒有太多突然,更多的是現在的動作決定未來兩三年,所以我們根據現在就能很好的推導未來,所以建議大家加入筆者知識星球,可以提早獲取行業動態。全球光刻技術的發展慢慢從裝置商主導漸漸演變成Fab主導權一直在加重,因為EUV之後,光源已經很難再有突破,目前ASML在性能上除了提高NA以外,別無他法,更多是在WPH的成本上下功夫。所以能有效提高解析度的就得靠Fab的litho工程師們的真功夫,降低K1的重要性與日具增。這正是我說的裝置商在製程的主導力在下降,Fab在上升的真實現況。對於國產光刻機跟前些年不同的是,從宣傳少了很多,2026年之前每年都有好幾波國產光刻機各類突破消息層出不窮。2023年7月份新華社發佈28nm光刻機年底交付,作者隨即發文澄清了目前國產光刻機的實際進展,緊接著2023年9月清華前兩年的一篇SSMB論文引起市場廣泛討論光刻廠的可能性,一個莫名其妙名詞『光刻廠』橫空出世。2023年底新華社還真發了28nm光刻機驗證機送交Fab的消息,但隨即因為太離譜不到兩天就刪貼,但已經形成軒然大波。2024年工信部指導目錄出現ArF DUV跟隨著某大廠的多重曝光專利幾乎同一時間曝光,又是一陣鑼鼓喧天的連環宣傳。一直以來這些宣傳都有濃濃的官方色彩。這些消息每一次筆者都會發文打假。2025年則是Dr.KIM那離譜到家的LDP EUV的爆料,各種東拼西湊的專業術語連他自己也不明白,忽悠慘了殷殷期待的國內部網路友們,筆者第一時間就發文澄清並全面做過科普,目前這傢伙也消聲匿跡了。兩年前Canon發佈可以達5奈米製程節點的奈米壓印機FPA-1200NZ2C , 這些技術路線讓作者思考了一下倒底同步輻射,奈米壓印又或者堅持傳統光刻技術路線,那一個才是解決中國半導體的老大難問題”光刻機”的最好路徑。目前EUV波長已經一口氣推進到接近X-ray波長的上限,再要縮短波長恐怕要用新的物理機制產生新的光源,上述三種路線各有優點也又各有缺點 , 而中國在被西方限制,無法取得先進光刻機的情況下,應該如何發展?同步輻射可以作為光刻機光源嗎?2023年9月被網友誇大為光刻廠的就是位於北京懷柔的中科院高能所正在興建中的第四代同步輻射裝置跟才規劃完成的清華雄安SSMB-EUV項目。網上繪聲繪影的把光刻廠描繪為,一力降十會,大力出奇蹟,跳過EUV的三大難點其中的兩點 , 光源跟物鏡,只要保證雙工作台的精度就行,在Fab外部建設超大型的同步輻射光源廠,直接上KW級的8nm波長,實現光源外接和Fab叢集的共享,光刻機則從外部接入合適的功率和波長的光,完成高精度光刻。然而中科院高能所早於1984年開始在北京玉泉路興建第一代同步輻射裝置,隨後也一直有迭代跟升級。這已經是近40年前的舊事。同步輻射是高能物理實驗儀器的另類應用。原先的應用是利用電場加速電子,利用磁鐵彎曲電子行徑,並依圓形軌道運行。加速後的帶電粒子對撞生基本粒子,主要是魅夸克(charm quark)。由於帶電粒子被加速時會放出電磁波也就是光,同步輻射裝置也可以利用這些光探測材料及生物結構,這是目前的幾個應用範疇。但是談及應用於光刻機的光源那又是另外一回事了。考慮用同步輻射來當光刻機光源絕對不是新鮮事,X-ray光阻早在80年代就是研究的題目。90年代業界在考慮未來光刻機的光源時,EUV和同步輻射都是曾被考慮的方向。當初美國國防部高等研究計畫署(DARPA)選擇EUV,但是也有其他公司選擇同步輻射,譬如IBM。在重新檢視同步輻射是否適合當光刻機光源時,讓我們簡單回顧一下EUV的幾個特性。EUV光刻機EUV一般是指波長於121~10nm的光,波長再短就是X-ray了。在EUV波長區域,並沒有天然的材料與機制可以產生雷射,現行的13.5nm EUV是以二氧化碳雷射照射掉落的錫液滴所激發的次級光源。由於EUV光的產生過程複雜,光的頻率集中的程度遠不如使用雷射源的DUV,亮度也遠遠不如DUV。亮度不足,曝光時間就需要較長,這就影響了光刻機產出效率(WPH)。由於EUV光的能量較DUV高,容易透鏡材料發生反應而被吸收,光的傳遞依賴於好幾個有多層鍍膜的反射鏡組形成光路並聚焦。對於半導體產業而言,這是一個有別於之前基於雷射光源的全新的光學系統,這也說明為什麼EUV理論早就證明可行但卻要發展20餘年才得以商業化的原因。即使用全反射鏡來建立光路,垂直鏡面入射的光線仍然會被部分吸收。因此,光線最好以與鏡面垂直線傾斜6、7度的角度入射。由於這個傾斜入射角,整個光學系統的數值孔徑(NA)就比較難極大化,目前的EUV其NA=0.33,與DUV的NA可以高達1.3存在巨大的差距。而數值孔徑與解析度成正比。這是個關鍵的光學特性。由於目前EUV波長已經一口氣推進到接近X-ray波長的上限,再要縮短波長恐怕要用新的物理機制產生新的光源 , 那這將又是另一段20年艱苦的研發旅程,所以目前整個產業界的努力都集中2個面向,增加NA和增加產出,比如上面提到的ASML 0.55 High-NA EUV光刻機。以目前13.5nm波長的EUV大概能做到那個技術節點?這點是整個半導體產業共同關心的問題。早在2000年代行業討論DUV之後的曝光機光源時,當時已有摩爾定律已日暮的感覺,可是最後卻又奮力推進這麼多年,直到EUV接手 , 20多年前誰都想像不到未來可以發展出這樣的技術來延續摩爾定律。理論上,一個光源的解析度大概在光源的半波長(Half-Pitch)。譬如第二代DUV ArF的波長是193nm,理論解析度就只有96.5nm。但是透過多重曝光(multiple exposure)、過刻(over etch)、相位移(phase shift)以及浸沒(immersion)在水中改變光的折射率等工程手段,193 nm DUV目前可以處理到7nm的節點。如果不計代價 , 也可以到達浸沒式發明者林本堅博士所說的5nm甚至更低,IMEC前兩年就有SAOP的八重曝光技術,當然這並非高Overlay的DUV可以獨立完成,更強的Etch跟Dispersion也缺一不可。而波長13.5nm的EUV可以推進到那一個技術節點?要注意的是現在邏輯製程的節點與早年以電晶體實際的柵級長度(Gate length)為命名已有所有不同,7、5nm的柵級長度超出10nm不少。目前節點是以1個晶體的總體表現,如速度、功率、熱耗散、面積等綜合因素來命名,最直觀的方式就是比較單位電晶體密度MTr/mm2。如果最小結構裝置仍然以矽晶為基礎、以電磁學為控制手段,那麼矽基元件的最小尺寸是可以粗估的。矽的共價鍵長度為0.111 nm。要組織一個元件的功能部分 , 譬如溝道就至少要有幾十個原子的內部,要不然物質表面的性質可能就會影響物質內部應有的性質,因而影響元器件的特性 , 最明顯的就是我們經常看到的遂穿效應造成的漏電。幾十個的矽原子就是小幾nm的長度了,已經接近現有的EUV的理論解析度,這也是當初產業界一口氣將光源波長從193nm推進至13.5 nm的考慮。如果對原分子的控制可以更精細、物質的表面性質可以被精確掌控,比如目前行業正大力研發的2D材料 , 因而使用較少的矽原子也可以構成有效元件,這時在半導體製程演化至物理的自然極限前,光源的波長還留有一個小窗口,這個窗口的候選人就是同步輻射與自由電子的光。其實目前行業並非完全依賴純光刻技術來推進線寬的縮小 , 多曝這種可以有效降低k1值的RET增益手段 , 讓DUVi可以從45nm推進至7nm甚至5nm 共6個節點,這顯示出了RET的重要性。這一切在EUV上也同樣可以達成 , 當然這是一個複雜的問題 , 主要還是在成本平衡的問題 , 簡單說 , 目前波長13.5nm的low-NA EUV未來面對2nm甚至1.4nm的Half-MP還是有冗餘的,半導體發展到1.0nm才需要High-NA,同樣的如果不計代價,Low-NA EUV的多曝造做到1.0nm也沒問題,主要是經濟性的問題。同步輻射同步輻射所產生的光,是由電場加速帶電粒子因而產生輻射產生的光,不像雷射是利用原子天然能階之間的躍遷產生的相干光(coherent light),光源波長是可以控制、設計的。同步輻射產生光的波長,從遠紅外至hard X-ray,大約是10nm到0.01nm,雖然很難達到理論最小值 , 但這波段已足以處理矽基半導體製程的所有波長需求。高於DUV波長的光就不必討論了 , 畢竟DUV是既有成熟的裝置,不必再重新發明輪子。可以討論的是現在EUV波長波段,以及將矽基半導體推向物理極限的幾nm波長的光。用同步輻射作為光源有個明顯好處,即為光的亮度充分。只要加速器中心能穩定控制的電流夠大,就是電子夠多,輻射光的亮度便充分,這樣就可以立刻解決現在EUV產量上亮度不夠好的窘境,這也是23年炒作同步輻射當光刻機光源的理論依據。同步輻射光源也面臨現在EUV因光的能量較高,容易被物質吸收的問題,如果波長更短,問題愈嚴重,物鏡系統是EUV的難點這也同樣是同步輻射的難點,而23年炒作同步輻射的小作文卻離譜的宣稱同步輻射不用複雜的物鏡系統。同步輻射正在使用的光學元件, 也不是甚麼新鮮技術路線。但是同步輻射是儀器(instrument),而光刻機是量產裝置(equipment),二者要求的精度、可靠性、成本等有巨大差距。除了物鏡系統、精度、可靠性、成本等難點以外,同步輻射要作為光刻光源還有另外的2個大挑戰。同步輻射基本上是個圓形加速器,出光口散佈在圓周外圍,這個格局與現在的晶圓廠的佈局(layout)天差地別。如果使用同步輻射,會大幅更動晶圓廠的運作方式,甚至是一些介面規格,作者作為一個資深的Fab建廠工程師 , 我第一個想到的就是如此龐大的裝置如何保證Particle這個Clean room最懼怕的污染物 , 這是影響晶片良率的一大要因。EUV雖然體積也不小,但是長的方方正正的,放在Fab合適而且每部機台獨立運作互相不干擾,這也是當初半導體產業選擇使用現在EUV的理由之一。下一代的High-NA EUV可能是Fab能容納的極限 , 因為文章前面提到的傾斜入射角的原因 , High-NA物鏡就會變得異常龐大 , 這幾乎到達Fab現有技術允許的上限 , 未來還有Hyper -NA這需要接近30米高的龐然大物將使得Clean room的管理與建造要求出現全新的變化。同步輻射的第二個挑戰是維修時的停機時間(downtime)。裝置維修,停機理所當然。但是同步輻射加速器的維修會導致每個出光口同時停機,晶圓廠就處於完全停產狀況。在半導體產業眼中,這是只有在災難時才會出現的狀況。半導體產業的邏輯一般是將既存的技術和裝置榨出最後一滴價值,最大幅度的降低裝置折舊與技術攤提。所以現在光刻機的發展主流是盡其所能的提高EUV的亮度以及解析度,並且佐以其他非曝光手段如奈米壓印與定向自組裝(DSA)等方法,以期能夠支撐到矽基精細元件的物理極限。單純從微影光刻技術來看 , 同步輻射相較於目前的EUV來說,理論極限只能推進2個節點左右,畢竟光源波長只是10nm與1nm的區別。在文章之前也提到目前產業界都是多種手段來縮小線寬,光刻只是其中之一,而多重曝光以及過刻、相位移等技術都比單純的提高光刻極限來的容易。目前行業正在發展的其他非曝光手段如奈米壓印與定向自組裝(DSA)等方法,台積電與Intel都在這些技術上佈署重兵攻關 , 台灣省的台大,交大與清華都有針對DAS技術的課題組 , 全部均由台積電提供大量資金與合作。進入AI時代 , 半導體行業也走在前端 , 台積電,ASML與NV三方合作利用AI打造的cuLitho計畫 , 該計畫後來又加入了EDA巨頭新思 , cuLitho從2023年開始運行以來,一直在進化當中, Fab對光刻技術的主導權也因為AI更為加深。之前網傳的清華光刻廠,計畫建設KW等級光源,其實ASML目前的High-NA EUV光刻機EXE5200就已經達到600W,KW等級也就是一台EUV的功率。所謂KW的同步輻射光源可能還沒有兩台EUV產能來的高,所以光刻廠至少是要100KW或者MW等級,同步輻射要產生100KW等級的光源,個人認為技術還有很遠的路要走而且建設資金也並非網傳同步輻射不貴,小裝置確實不貴,但小裝置不如一台EUV,要達到光刻廠的功率那將是天文數字,另外還得搭配一座專用的小型核電站。綜合上述原因全球半導體產業界打造同步輻射來取代EUV光源,大費周章搞下來最終只能推進2~3代,產業界巨額投入的動力很顯然是不足甚至沒必要。因為其潛在競爭力並沒有大幅超前其所需要投入的成本,但同步輻射在中國引起廣泛討論的跟根本原因是我們被西方限制無法取得先進光刻機,急需另起爐灶以實現彎道超車。但這或許是國內無良自媒體的又一次炒作,如文前所述,40年前中國中科院高能所早就建構起第一代的同步輻射裝置。同時90年代初期全球半導體產業對下一代光刻機的光源的探討,就包括了同步輻射光源、自由電子雷射器、放電電漿體(DPP)光源、和雷射電漿體(LPP)光源,經歷可寫成一本書的千辛萬苦,近20年的努力最終ASML代表的LPP路線勝出。所以清華同步輻射的光刻廠,不就是對30年前全球產業界早已經論證完成的技術路線又一次冷飯新炒。時至今日,3年多過去了,清華大學也並沒有實現SSMB光源,項目都還沒完工,目前為止,他們只是在2021年對一個加速器新理論的試驗工作發表了一篇論文,並獲得Nature刊登。這個技術最初就是由美國勞倫斯伯克利國家實驗室的華裔科學家趙午博士提出,趙午博士在台灣出生,台灣清華畢業後到史坦福進行加速器理論研究,2017年退休後成為北京清華的訪問學者。經由趙博士牽線並與清華的唐傳祥研究組合作,最後由清華大學、赫姆霍茲柏林材料研究中心(HZB)與德國德國聯邦物理技術研究院(PTB)的合作團隊在德國的同步輻射裝置開展的早期驗證試驗成功並於Nature發表研究成果,也是基於這個研究成果,清華開始建設雄安SSMB EUV裝置。我們期待懷柔的第四代同步輻射裝置與清華SSMB EUV有朝一日能順利點亮,即便它還只是一個初步的驗證裝置,未來SSMB成功點亮的一天我們才需要來考慮其作為光刻機可能性的各項工程細節探討。SSMB是否可作為可用的光刻機光源,經過了三年,現在看還是有點太早 , 但如文前所言被西方限制的中國半導體行業該怎辦?前兩年有點火的奈米壓印技術現在又如何呢?奈米壓印奈米壓印的方法其實很簡單,就像用活字印刷將木範本轉印圖案到紙上一樣。木範本是陰刻,1:1的將字的圖案壓在紙上,利用顏料最終在紙上顯示出圖案 , 壓印後的圖案是陽刻的。這過程沒有像光刻程序中牽涉到光源、光學系統、感光、顯影、蝕刻等複雜的過程以及精密昂貴的裝置,所以晶圓處理程序價格相對較低似乎是理所當然。關鍵的技術是壓印範本的製造,以及前文中以顏料比擬的高分子樹脂及整個壓印過程。壓印範本與欲轉印的圖型是1:1,所以在製造範本時要有至少與在晶圓上欲轉印的圖案一樣精細的解析度,這用來塑造範本圖樣的工具自然是電子束(e-beam)。電子束是半導體業用來在掩範本上形塑線路圖樣的主要工具。電子的德布羅意(de Broglie)波長是0.08nm,也就是說電子束理論上的解析度就是在這數量級。對於任何目的的刻畫,這都遠超過所需要的精度!問題是被電子束用來呈像的物質會與電子發生作用,因此電子束刻畫的解析度極大程度的依賴於使用的物質。目前電子束的解析度大約在5~10nm左右,這對於5nm製程實際的臨界尺寸14nm便夠了。奈米壓印還預告未來可以推進到2nm製程節點,2nm實際的臨界尺寸是8~10nm,也還在目前電子束解析度可觸及的範圍之內。以電子束刻畫的掩範本是母板(master plate),接下來就是大量複製。說『大量』一點也不誇張。因為目前佳能推出的奈米壓印機每小時產量就只有100片上下,100的WPH這比EUV的Alpha機器都還要低更別說量產機型,以現有技術來看掩範本可以使用的次數在幾千次的數量級,因此我們清楚經過2-3天掩範本就得更換,這是真正的『大量』,所以在奈米壓印技術中掩範本的成本將非常高。在奈米壓印之前,基板需先滴有高分子樹脂,與基板上粘合層充分浸潤。之後就是將範本壓在佈滿高分子樹脂的晶圓,借壓力及毛細現象讓樹脂延伸入範本圖形之中。然後用紫外光固化(UV curing)樹脂,取下範本。奈米壓印過去技術發展的挑戰和上述的壓印過程和使用的物質有直接的關係。過去的幾大挑戰分別為套刻(overlay)、產量、缺陷率(defectivity)和微顆粒。套刻是指元器件上下不同層間結構的對齊問題,在奈米壓印製程中會產生覆蓋問題的原因之一是壓印過程中樹脂被壓印而扭曲或變形,以致於上下層之間的相應結構無法對齊,這是奈米壓印過去在技術上常被詬病的地方。又譬如奈米壓印的產量其實取決於樹脂滴(resist drop)的大小、擴散速度以及跟基板粘合層的浸潤速度,這些問題基本上是材料特性的問題。這些問題在過去發展的30餘年間主要由材料的改善以及一些輔助的機制,譬如上下層對準校正等,這些問題獲得相當程度的改善,奈米壓印因而逐漸步入量產製程的行列。前兩年佳能熱炒的FPA-1200NZ2C奈米壓印機這個型號,其實最早在2015就已出現在相關的學術期刊上了。已經出現10年的舊機型能夠重新引起業界廣泛的注意,最主要的原因在於它將要進入比較大範圍的半導體量產應用。奈米壓印有2個特性可以有效地拓展它的應用範圍。第一,是它不僅適用於2D圖形,有些3D圖形也可以用單一掩範本來轉移線路圖形,這可以有效的簡化製程。另外一個特性,是奈米壓印可以用於任何基板,不只是適用於矽晶圓上。這2個特性讓奈米壓印已經開始被應用於一些次領域,譬如生物感測器等MEMS領域。只是這些領域的產值相對較小,並未獲得充分關注。這次佳能奈米壓印受到較多關注的原因,是奈米壓印要進入主流半導體製程行列,而且時程明確。鎧俠(Kioxia)與SK海力士當時預計於2025年開始,以奈米壓印技術生產3D NAND Flash。NAND在很長一段時間內是市佔率僅次於DRAM的半導體產品類別,奈米壓印進入大宗產品的製程行列,意義非凡。但很可惜時至今日的2026年,上述奈米壓印技術還是非常不成熟,距離量產還有不小距離。東芝(Toshiba)於2004年就開始跟佳能合作以奈米壓印試產NAND,目前鎧俠與佳能和Dai Nippon等公司為共同推動建立奈米壓印技術生態的主力成員。SK海力士身為鎧俠的股東與鎧俠一直以來就有市場與技術合作,同時宣佈採用奈米壓印技術也在情理之中。NAND可以率先採用奈米壓印有其技術上的理由:NAND是儲存陣列。與高度客制化的邏輯晶片不同, 一般儲存陣列線路圖形高度重複,基礎單元結構相對簡單。最重要的是其容量設計可以留有冗餘(redundancy),如果製造過程中有局部線路圖形產生缺陷,可以用硬體方法熔斷受損部分,用原先預留的冗餘部分替代,晶圓整體良率可以維持在較高水平。如果奈米壓印要應用到DRAM,缺陷密度的要求也一樣可以較為寬容。但是DRAM底部電晶體觸點太過密集,因此上下層間的對準就變得格外重要,以前奈米壓印的技術規格尚達不到量產的要求,需要再改善套刻精度後才談得到DRAM的應用。至於邏輯晶片,由於線路中大多不是重複的圖形,比較少有冗餘設計的可能,對於顆粒物或缺陷極為敏感。目前的奈米微影機仍需降低顆粒污染和缺陷才有辦法跨入邏輯晶片的製造應用。另一個比較有期待的領域是矽光。最近筆者一直在研究矽光製造,想起了奈米壓印。奈米壓印在轉印線路圖形時的線邊緣粗糙度的表現優於傳統光刻機的表現,因為沒有光的干涉、光阻蝕刻等問題,這使得光子在通過這些以奈米壓印製造的光元件時,表現更符合原設計的預期效能,而且一般光學元件製造層數較少,層間覆蓋的問題沒有那麼尖銳。另外,光學元件很多是3D圖形的,這正是奈米壓印的強項之一。矽光還有另外一個機緣。早先業界對異質整合路線圖(HIR)就計畫於2020年矽光出現在異質整合晶片市場中,但是實際上被延遲了。2023年由於人工智慧(AI)應用的興起,大量資料移動的需求要以光的形式來實現,矽光被正式推上檯面 , 台積電就宣佈在2025年開始矽光的量產。半導體產業的邏輯,總是會將機器裝置的價值利用到最後一刻,畢竟原始的投資太過巨大,所以對新裝置的引進就有潛在的使用障礙。但是這些半導體產業的邏輯卻不太符合我們實際國情,中國有所謂舉國之力,讓我們可以不畏前期巨大的投入,國家無窮無盡的補貼,讓行業可以無序生產把海外競爭者擠出賽道,諸如鋼鐵 , 化工 , 太陽能與液晶面板。我們原本屢試不爽依靠國家強力補貼的發展模式卻在半導體這個領域無法發會綜效,已經投入了十年之久,還是沒有太好效果。主要原因還是半導體產業鏈著實太長太龐大,跟以前那些產業只要單點突破就有綜效不一樣,半導體產業每個細分領域都是全球頂尖,每個細分領域都需要突破,短期內依靠國家補貼確實很難出成績,這是一個需要長期積累的行業。相對於同步輻射,奈米壓印已被證明可以實現並有具體落地應用,但奈米壓印與傳統半導體製程中的光刻完全不一樣,配套的刻蝕薄膜沉積等關鍵裝置也會有很大的不同,這將改變由來已久的半導體製程供應鏈,整個體系都需要重整。如此看來,這是乎有點符合具備舉國體制這種不怕耗費巨資又不擔心原本供應鏈打掉重練的中國嗎?對於被限制先進光刻機取的中國,我們是否應該被迫轉移新的技術路線,還是堅守傳統西方光刻機路線?結論其實答案並非一體兩面, 而是要適合國情 , 文章前半段已經說明了同步輻射早在幾十年前行業的技術論證中就敗下陣 , 純屬冷飯熱炒 。目前也壓根不具備成為製造晶片的光源的選項 , 而EUV對於未來晶片推進至1nm節點以下 , 配合其他技術還有很大的挖掘空間 , 所以EUV理所當然是最優選項 , 但無奈西方對中國的技術封鎖 , 無法取得。那用DUVi繼續探索5nm甚至3nm成了目前中國半導體迫在眉睫的唯一選項 , 實際上國際半導體行業也早就在進行這些技術的開發 , 因為這些增益技術不只是在DUV上使用也同時可以在EUV上發光發熱 。無奈中國半導體技術積累不足 , 對於全球行業新技術路線投入也不足 , 前沿的DAS定向自組裝 , ILT反演光刻 , IMEC在去年就發佈了DUVi SAOP(八重曝光) , 並和Mentor共同建立不需加入任何冗餘金屬 , 沒有額外的電容SALELE(自對準-光刻-刻蝕) 全部都是DUVi可以用來製作5/3nm甚至更先進晶片的技術 。很可惜的是,相關技術,我們只在2024年看到某大廠發佈了一個SAQP專利 , 這是行業10年前已經用來生產晶片的既有技術 , 對於更新的前沿技術作者幾乎沒有發現國內有相關佈署。國內高校更多是在研究可以寫更多paper的新領域,而不是產業能落地的新應用新技術。作者認為從高校,科研機構以及國內各大廠在研發光刻機的同時,也要重點投入這些行業已經確定的前沿可落地技術 , 不要整天只想搞光刻機這種大項目或者只想寫paper評職稱, 明明有許多技術同樣可以突破西方封鎖 , 持續推進中國晶片的先進節點 , 難道只因為研發光刻機的項目好拿錢就一股腦全投入在這?奈米壓印也是一個方向, 作者認為即便奈米壓印目前還有諸多缺點不成熟 , 但如果搭配DUVi只讓奈米壓印去壓印極少數的Key layer那可發揮奇效, 因為奈米壓印利用e-beam刻掩膜有非常高的精度 , 只刻少數Key layer正好避開的奈米壓印的重大缺點沒法一直高強度大量壓印並保持高精度 。而且奈米壓印具備的3D圖形壓印是傳統光刻機所不具備 , 這正好是未來儲存晶片以及矽光所需要的 , 這不都是中國半導體極力想突破的問題點,但很可惜沒太多人在搞這塊,因為他不夠熱。全球半導體行業有無數研發工程師在竭盡腦汁想辦法推進摩爾定律 , 壓根沒有國內輿論大行其道的摩爾定律到2nm或多少nm就會停止不前我們將有大把時間追趕的說法。從2024始可以確定的20年內 , 晶片電晶體的密度跟總數將持續快速增長 , 甚至在單晶片功耗提升或總電晶體上超越原本的摩爾定律 ,。比如2024年3月份台積電的劉德音與黃漢森在IEEE發表的文章 , 計算出不用十年 , 人類就可以製造出一兆顆電晶體的GPU單晶片 , 未來不再是只通過製程改善縮小線寬這單一手段來提升電晶體數量 , 立體結構的最佳化、2D新材料以及先進封裝每一個技術都能有效並持續的提升電晶體數量。而幾年前這篇論文提及的單晶片1兆電晶體,現在看來,不用十年會提早在2030年實現,所以整個半導體行業正因為AI,推進速度再增快,而不是減速,更不是很多人口中的終將停滯。有興趣的可以去IEEE看下這篇文章How We’ll Reach a 1 Trillion Transistor GPU - IEEE Spectrum摩爾定律將停止 , 我們將會有很多時間追趕西方的說法純屬自欺欺人 , 或者懂的人欺騙領導或無知網民的說法。既然未來中國半導體還有那麼長的路要走, 必然對於全球先進技術我們也得同步發展與時具進 , 不需要急功近利只圖一個光刻機。因為今天這篇文章讓大家知道了未來還有那麼多技術路線可以突破封鎖 , 多點佈局多條腿同時走路 , 是中國發展任何產業的強項 , 只要不被利益團體矇蔽,不被忽悠 , 看好方向選對路線 , 中國半導體必然可以崛起。對中國半導體真實現況有興趣的同學,歡迎加入筆者知識星球,5000多名會員有一半左右的從業者,還有各大機構的研究員們,大家一起討論行業真實情況知識付費,掃文章末尾二維碼即可加入有三天試用期,對內容不滿意者三天內可無條件向平台申請退款,不需要任何附加條件。 (梓豪談芯)