高頻寬記憶體（HBM）作為人工智慧的關鍵推動因素，處於多項技術發展的前沿，但它也是最難製造的模組之一。領先的HBM器件製造商和代工廠必須同時應對多層晶片堆疊、晶片翹曲以及產品生命周期從兩年縮短至一年等諸多挑戰。但或許最嚴峻的挑戰來自於矽通孔（TSV）和微凸點尺寸及間距的不斷縮小，它們的良率取決於每一代高頻寬儲存器缺陷的快速檢出。隨著數千個互連線必須完美加工，缺陷數量也隨之激增。這些趨勢正將檢測工具推向極限。布魯克公司X射線部門全球應用和銷售經理Alex Tokar表示：“小凸起才是問題所在，而不是大凸起。X射線成像可以檢查凸起以及凸起下方的金屬化層是否存在缺陷和不一致之處。”HBM 利用更多的資料路徑來實現所需的高頻寬，但其凸點間距卻比倒裝晶片封裝中的傳統球柵陣列 (BGA) 小得多。對於當前一代器件，HBM3E 的凸點間距為 30 至 20 微米，而 HBM4 的凸點間距很可能縮小到 10 微米。“HBM 是推動微縮的關鍵技術。對於 HBM4，一些客戶正在轉向僅 10 微米的凸點高度，” Onto Innovation檢測產品產品行銷主管 Damon Tsai 表示。銅凸點尺寸縮減的挑戰為了在單片晶圓的高度範圍內堆疊16個晶片，每片晶圓的背面必須大幅減薄，薄至20微米。生產過程中採用背面檢測技術，以確保300毫米晶圓的平整度。與此同時，三大HBM晶片製造商——SK海力士、三星和美光——正在評估向混合鍵合技術的必然轉變。蔡先生表示：“我們認為所謂的混合-混合鍵合是實現從微凸點到混合鍵合過渡的一種可能方式。在這種方式中，兩片晶圓採用混合鍵合，從而獲得互連線更短、訊號延遲更低的優勢，而下一層級則採用微凸點技術。”蔡指出，隨著晶圓厚度進一步減薄，翹曲問題日益嚴重。“HBM公司開始考慮晶圓間鍵合，因為減薄後，晶圓級的處理比晶片級的處理要容易得多。”另一個影響凸點良率、可靠性和性能的負面因素是凸點高度不一致（共面性差），這可能是由於電鍍不均勻和工藝偏差造成的。同時，共面性差會影響周圍區域，導致機械應力、互連疲勞或熱循環失效。製造過程中未被檢測到的潛在缺陷會導致接觸不良，從而降低訊號完整性、供電能力和可靠性。這種錯位會導致倒裝晶片鍵合過程中出現開路和短路。鑑於這些挑戰的廣泛性，積體電路製造商通常專注於在電鍍步驟之後、回流焊步驟之前識別問題（見圖 1）。在銅錫蓋電鍍之後，共焦雷射檢測優於白光檢測，因為粗糙金屬表面的反射會造成測量噪聲。利用多台不同角度的相機進行拍攝，有助於建構3D凸點圖像。“在先進封裝領域，器件的橫向佈局已經持續了很長時間，”某測試與測量公司研發總監John Hoffman表示，“現在，垂直方向也面臨著挑戰。因此，相關的指標與通孔和凸點的質量和尺寸，以及堆疊方式密切相關。”Hoffman說：“採用堆疊工藝時，共面性至關重要，因此必須嚴格控制平面度。客戶在將一個器件堆疊到另一個器件之上時，對功能的要求也各不相同。所以在開發工藝時，他們會評估‘我是否必須測量每個部件，檢查翹曲情況並將這些資訊彙總起來，還是可以進行足夠精確的控制，確保部件真正平整？’”此外，靈活性對於適應不同的研發階段以及實現大批次生產至關重要。“靈活的模具可以提供零件的輪廓，”霍夫曼說。“一些客戶希望匹配不同零件的曲率，以便成功進行模具堆疊。”為什麼 HBM 的製造如此困難？近幾個月來，SK 海力士、三星和美光等廠商都經歷了 HBM 需求的飆升。這些模組被放置在資料伺服器中 AI 處理器 (XPU) 或 ASIC 晶片的邊緣。由於物理邊緣空間有限，HBM 製造商必須堆疊多個 DRAM——包括邏輯基極控製器在內，總共 16 層，而 HBM4 的層數可能增加到 20 層。為了便於製造整合，JEDEC 標準將 HBM4 記憶體模組的總高度限制在 775 微米以內，這大致相當於一塊優質矽晶圓的厚度。TSV 和銅微凸點將器件垂直互連至專用中介層，從而實現遠超 DDR4 和 GDDR5 等記憶體的頻寬。微凸點在建構HBM結構中起著至關重要的作用，它們既是晶片之間的互連，也是晶片與中介層或基板之間的互連。這些凸點需要高度均勻、對準正確且無缺陷。微凸點還有助於多晶片堆疊中的散熱，因此，能夠組裝更密集、更小的凸點也有助於提高HBM模組的散熱性能。為了在競爭激烈的HBM市場中獲得可接受的良率，晶片製造商正在最佳化3D檢測方法，以發現諸如空洞、焊盤對準不良和焊料擠出等關鍵缺陷。採用雷射三角測量法的自動光學檢測（AOI）可以提供凸點高度和共面性測量資料，而X射線檢測工具則非常適合測量隱藏的凸點特徵。同樣，聲學檢測工具也在積極改進，以識別金屬互連中的任何空洞，這在微凸點、重分佈層和其他互連中是一個日益嚴重的問題。此類缺陷可能出現在連接堆疊晶片的數千個銅微凸點中的任何位置，並且在回流焊或熱壓鍵合 (TCB) 步驟之後，這些微凸點的檢測難度會大大增加。三星和美光都採用非導電薄膜熱壓鍵合 (TC-NCF) 來鍵合微凸點，而 SK 海力士則採用回流焊注塑成型底部填充 (MR-MUF) 方法。大規模回流焊是最成熟且成本最低的焊料流動方式。通常情況下，只要條件允許，都會採用大規模回流焊。熱壓焊和反向雷射輔助鍵合（R-LAB）都是對傳統大規模回流焊工藝的改進，能夠更好地控制晶片間以及封裝內部的翹曲。由於熱壓焊（TCB）採用高壓高溫工藝，其可擴展性可能不如大規模回流焊-大規模銲接（MR-MUF）工藝。對於混合鍵合微凸點（HBM）而言，在可接受的時間範圍內表徵和消除缺陷需要強大的資訊收集能力，而這只有結合人類專業知識和人工智慧資料處理才能實現。此外，混合鍵合和微凸點之間的關鍵選擇也至關重要，這使得HBM在製造高良率電連接方面真正達到了技術極限。隨著混合鍵合技術在焊盤互連中的應用，互連密度顯著提高，晶圓上的誤差容限也隨之降低，檢測銅-銅焊盤介面處的顆粒或微孔隙成為一項挑戰。未被檢測到的空隙會導致開路，造成良率下降，極端情況下甚至會導致晶圓破損。“目前的聲學技術對孔隙尺寸的靈敏度僅限於≥10µm，且需要浸入水中，這會增加晶圓鍵合污染、分層和腐蝕的風險，”安拓創新公司的蔡先生表示。該公司正在客戶現場測試一種無需浸入式光聲解決方案，旨在檢測更小的孔隙，同時避免浸入水中帶來的風險。凸點技術的成本低於混合鍵合技術，但前提是當凸點尺寸縮小到20微米以下時，良率能夠保持穩定。微凸點面臨間距限制，尤其是在10微米以下時，這是由於電鍍均勻性和焊料回流焊性能不穩定等問題造成的。從銅柱凸點製造到混合鍵合的過渡取決於凸點尺寸縮小帶來的限制，以及前端晶圓鍵合的易實現性。“由於一些儲存器製造商也具備前端製造能力，因此對他們來說，晶圓鍵合的實施難度比其他公司要小，”蔡補充道。結 論隨著向 HBM4 的過渡，晶片製造商面臨著諸多挑戰，包括將銅微凸點縮小到 10 微米尺寸、決定何時以及如何從微凸點遷移到混合鍵合，以及選擇最佳方法來分析來自自動化檢測方法的大量資料流。微凸點存在多種缺陷，包括焊盤錯位、焊料頸縮、焊頭凹陷和局部裂紋。檢測和控制晶片之間以及晶片與基板之間數千個微凸點的最大挑戰在於，需要在合理的時間範圍內分析數千張圖像。焊料擠出和空洞等缺陷需要追溯到其源頭，以便在製造過程中快速預防。A*STAR 研究人員提出了以下補救措施：1、焊錫擠出缺陷的產生是由於焊膏用量過多、回流焊溫度曲線不當或阻焊層覆蓋不足造成的。製造商應最佳化焊膏用量控制，調整回流焊溫度曲線，並確保阻焊層覆蓋良好。2、焊盤錯位缺陷是由於晶片貼裝過程中對準不當、PCB翹曲或鋼網設計誤差造成的。製造商應採用高精度貼裝技術，確保組裝過程中PCB的平整度，並使用精確的鋼網對準來保證焊料沉積的一致性。隨著 HBM 供應商向 HBM4 過渡，從開發到批次生產，建立分析框架和檢測方法來檢測無數的凸點缺陷和缺陷模式，對於生產高良率模組至關重要。 (半導體行業觀察)

AI普及，GPU、高頻寬記憶體(HBM)需求夯，日本半導體製造裝置協會(SEAJ)上修日本製半導體(晶片)裝置銷售額預估，2024年度將史上首度衝破4兆日元大關、創下歷史新高紀錄，且預估2026年度銷售額將進一步衝破5兆日元。 日經新聞5日報導，SEAJ公佈預估報告指出，2024年度(2024年4月-2025年3月)日本製晶片裝置銷售額(指日系企業於日本國內及海外的裝置銷售額)自前次( 2024年1月)預估的4兆348億日元上修至4兆2,522億日元、將較2023年度大增15.0%，年銷售額將史上首度衝破4兆日元大關、創下歷史新高紀錄，主因受惠AI普及，AI伺服器用GPU需求極為旺盛、搭配使用的HBM需求持續急增。 SEAJ表示，因預估邏輯/晶圓代工、記憶體投資將穩健，因此2025年度(2025年4月-2026年3月)日本晶片裝置銷售額自原先預估的4兆4,383億日元上修至4兆6,774億日元、將年增10.0%，且因預估AI相關半導體將推升晶片裝置需求，因此2026年度日本晶片裝置銷售額預估將年增10.0%至5兆1,452億日元，年銷售額將史上首度衝破5兆日元大關。 2024-2026年度期間日本晶片裝置銷售額的年均復合成長率(CAGR)預估為11.6%。日本晶片裝置全球市佔率(以銷售額換算)達3成、僅次於美國位居全球第2大。

高頻寬記憶體（HBM）是把多個DRAM晶片堆疊在一起的先進記憶體。隨著AI的普及，需求急劇擴大。全球領先的是SK海力士，三星電子正在追趕。對於支撐精細堆疊技術的日系設備和材料企業來說，這也龐大的商機… SK海力士在下一代記憶體「HBM」領域領先三星 先進記憶體「高頻寬記憶體（HBM）」的開發競爭正在升溫。三星電子等正在追趕在堆疊半導體晶片、提高數據處理能力的技術上領先的SK海力​​士。對於支撐精細堆疊技術的日系設備和材料企業來說，HBM的普及也是巨大的商機。 HBM是把多個DRAM晶片堆疊在一起，提升資料處理能力的新結構半導體記憶體。隨著需要高速處理大量資料的人工智慧（AI）普及，需求正在急劇擴大。

今天，輝達再度傳來大消息。根據外媒報導，輝達計劃從三星購買高頻寬記憶體（HBM）晶片，HBM是人工智慧處理器的關鍵組件。身為韓國電子巨頭，三星試圖追趕競爭對手SK海力士，後者最近開始大規模生產其下一代HBM晶片。 在輝達GTC 2024大會上，輝達CEO黃仁勳宣布推出新一代GPU Blackwell，第一款Blackwell晶片名為GB200，將於今年稍後上市。根據CNBC消息，黃仁勳稱，輝達最新的AI晶片Blackwell售價將在3萬美元至4萬美元之間。他估計，輝達在研發成本上花費了約100億美元。 輝達也發表最新的GB200系列算網系統，算力性能顯著提升，其中同時應用了銅連接、光連接的方案，市場對「光」與「銅」的延伸路徑討論較多。從昨天開始，銅連接概念股開始發酵。可以說，在目前這個時點，少了輝達，市場將變得暗淡。 一款晶片

根據報導，韓國記憶體巨頭SK 海力士正在探索與日本NAND 快閃記憶體製造商鎧俠合作，生產用於人工智慧應用的高頻寬記憶體(HBM) 。預計生產將在鎧俠與西部數據合資的日本工廠進行。另一方面，鎧俠將根據半導體市場狀況及其與西部數據的關係來評估擬議的合作。 報告強調，HBM（一種主要用於人工智慧伺服器的DRAM）在英偉達的帶動下，在全球範圍內的需求正在激增。此外，根據集邦諮詢先前發布的新聞稿，2023年HBM三大原廠市佔率分別為：SK海力士在46-49%、三星均在46-49%左右，美光則在4-6%左右。 對於SK海力士來說，利用鎧俠在日本岩手縣北上市和三重縣四日市的現有工廠生產HBM將能夠快速建立擴大的生產系統。 同時，鎧俠和西部數據的日本合資工廠目前只生產NAND Flash。如果他們未來能生產最先進的DRAM，也將為日本半導體產業振興計畫做出貢獻。

繼去年記憶體半導體低迷之後，三星電子和SK 海力士透過擴展先進處理技術，積極加大對DRAM 的關注。這項措施是可以預期的，因為在強勁的人工智慧(AI) 需求的推動下，高頻寬記憶體(HBM) 和雙倍資料速率5 (DDR5) 的訂單預計會增加。 然而，NAND快閃記憶體的前景仍與去年的緊縮立場相似，主要是因為在實際需求復甦仍然不溫不火的情況下，大部分投資都流向了先進的DRAM。三星電子去年繼續進行大量資本投資，似乎利用競爭對手的有限投資作為增強其在先進加工領域競爭優勢的機會。 考慮到近期DRAM 價格的反彈，三星電子和SK 海力士正在考慮增加其工廠的半導體晶圓投入。這是為了加快向10 奈米(nm) 第四代(1a) 和第五代(1b) 版本的過渡，以生產HBM、DDR5 和低功耗(LP) DDR5 等高價值產品。不過，由於半導體產業持續削減DDR4庫存，並將投資集中在供應成長緩慢的更精細製程上，預計今年整體DRAM供應增量有限。 三星電子計畫今年在平澤第三工廠(P3) 全面運作的推動下大幅增加DRAM 晶圓投入。隨著去年下半年開始以傳統DRAM 為中心的大幅生產調整，預計到今年底開工率將逐漸正常化。

高階HBM時代已然到來 記憶體技術作為電腦系統的核心組成部分，其效能的提升對於整體運算能力的提升至關重要。在這個背景下，高頻寬記憶體（HBM）以其卓越的效能表現，正逐漸在記憶體技術領域嶄露頭角，成為推動運算領域進入全新時代的關鍵力量。 相較於傳統的動態隨機存取記憶體（DRAM），HBM的效能優勢顯而易見。 01 遠超越DDR

SK海力士計劃將HBM產能增加一倍以上。 韓國記憶體廠SK海力士擺脫季度虧損，主要靠著DDR5及HBM3倍數成長，隨著英偉達、AMD競相推出新的AI晶片，三星及美光也將加入HBM供應陣營，HBM市場料將呈現三足鼎立。 AI GPU市場現在由NVIDIA佔據領先地位，但AMD的新一代人工智能和高效能運算（HPC）加速器Instinct MI300X，已正式交貨，AI晶片進入兩強競爭時代。 業界預期，AI晶片需求爆發，將有利於三大廠的HBM收入，並有望帶來數倍增的業績。