2.5D封裝正成為支撐AI晶片高性能需求的核心技術之一。SK海力士準備去美國建設一個先進封裝產線，計畫投入38.7 億美元，建設一個2.5D封裝量產線。到2028年下半年，正式投入營運。同時，台積電也正在對現有的8英吋和12英吋晶圓廠進行重大升級改造，把主要生產90奈米及以上製程的晶片的工廠，重點升級安裝支援晶片封裝（CoWoS）和晶片封裝（CoPoS）技術的先進封裝生產線。這些動作反映出一個趨勢：半導體製造已進入“晶圓代工2.0”時代，製造、封裝與測試的深度整合成為新的競爭焦點。012.5D封裝，有多重要？隨著人工智慧技術快速發展，先進封裝已超越製程工藝成為半導體行業最熱門領域。Yole集團資料顯示，全球先進封裝市場到2030年達到約800億美元，將以9.4%的年複合增長率持續增長。這一演變並非一蹴而就。從1950年代的點對點封裝（>0.5mm I/O間距），到1970年代的周邊穿孔封裝（<0.5mm周邊間距），再到2010年後的2.5D與3D晶圓級封裝，互連密度、I/O頻寬和整合複雜度持續提升。那麼，什麼是2.5D封裝？簡單來說，2.5D封裝是一種通過矽中介層（Silicon Interposer）或嵌入式橋接技術（如英特爾的EMIB）將多個晶片水平連接起來的技術。與傳統的2D封裝相比，它允許在單一封裝內整合更多功能單元，比如CPU、GPU、記憶體（HBM）和I/O模組；而與複雜的3D堆疊相比，它又避免了過高的製造難度和熱管理挑戰。這種“不上不下的中間狀態”恰恰為AI晶片提供了完美的平衡。AI晶片的一個顯著特點是需要高頻寬和低延遲的晶片間通訊。例如，訓練一個深度學習模型時，GPU需要與高頻寬儲存器（HBM）快速交換資料，而傳統的封裝技術往往受限於互連頻寬和功耗。2.5D封裝通過在晶片間引入高密度互連通道，顯著提升了資料傳輸效率，同時保持了相對簡單的製造流程。這使得它特別適合AI加速器和資料中心處理器等高性能應用。目前用於整合AI Chiplets (例如GPU以及儲存)的主要先進封裝技術，有兩種。一種是矽中介層方案，如台積電的CoWoS，先將晶片通過Chip on Wafer（CoW）工藝連接至矽晶圓，再與基板整合；另一種是RDL中介層方案，如FOCoS（Fan Out Chip-on-Substrate），將晶片置於RDL介面上進行整合。若RDL Interposer 上內埋有橋接結構（Bridge），則稱為FOCoS-Bridge或FO-Bridge封裝。例如AMD MI250，就是將GPU跟HBM整合在RDL Interposer上面，利用內埋的橋接結構提供較細的線路來連接GPU跟HBM。台積電的CoWoS 嚴格來說也屬於2.5D先進封裝技術，由 CoW 和 oS 組合而來：先將晶片通過 Chip on Wafer（CoW）的封裝製程連接至矽晶圓，再把 CoW 晶片與基板（Substrate）連接，整合成 CoWoS。英特爾在2.5D上有多個方案：EMIB 2.5D、Foveros-S 2.5D、Foveros-B 2.5D。當前，HBM4是使用2.5D封裝的典型代表，諸如AMD、NVIDIA 等企業已推出多款基於 2.5D 矽中介層的產品。展望未來，行業的發展路徑正在逐漸清晰。IMEC認為，互連層級與系統分區是3D 整合的核心邏輯。2D 互連依賴平面布線與垂直過孔，而 3D 互連通過矽通孔（TSV）、微凸點、銅-銅直接鍵合等技術，實現晶片堆疊與中介層整合，形成從電晶體到封裝基板的完整互連體系。未來行業主要有兩大發展方向：2.5D芯粒整合通過標準化匯流排介面實現獨立晶片互連；3D-SOC 則通過協同設計，將片上互連網路延伸至 3D 空間，大幅提升互連密度。2.5D封裝的關鍵在於中介層。台積電CoWoS技術的矽中介層尺寸從2016年的1.5倍光刻版尺寸（約1287mm²）演進至當前的3.3倍（約2831 mm²），可支援8個HBM3堆疊，並計畫2026年擴展至5.5倍尺寸（4719mm²）以相容12個HBM4堆疊。隨著HBM介面頻寬提升，中介層的複雜度也在增加。目前典型中介層最多有四層金屬，但已有產品採用多達十層的設計。聯電先進封裝總監指出：“在HBM4之後，就需要八到九層金屬層。”層數增加會推高成本，同時帶來機械強度與翹曲控制的挑戰。日月光高級總監曹立宏表示：“為了縮短互連路徑並提高訊號完整性，中介層厚度不斷減小，但需在厚度與機械穩定性之間取得平衡。”當前絕大多數中介層為無源結構，僅提供互連功能。但由於矽中介層由半導體材料製成，未來有望整合電晶體，發展為有源中介層，用於電源管理、I/O或光器件整合，尤其適用於AI和高性能計算場景。據semiengineering分析，為了避免高昂的成本，目前業內有兩種方式：一種方法是尋找比矽更便宜的材料。有機中介層在材料和製造成本方面都更低，因為它是在面板上而非晶圓上製造的。矽需要背面研磨來暴露矽通孔（TSV），而有機中介層則無需這些工藝步驟。另一種方式是，使用矽橋接器代替矽中介層。每個橋接器的尺寸都小得多，從而可以提高良率。一個橋接器（或多個橋接器）的成本將遠低於一個矽中介層的成本。國內這邊，2025年10月份，盛合晶微科創板IPO申請已獲受理。公司是中國大陸最早實現12英吋Bumping量產的企業之一，也是首家提供14nm先進製程Bumping服務的企業，具備2.5D/3D IC超高密度微凸塊的大規模量產能力。在基於TSV矽中介層的2.5D整合方面，盛合晶微是國內最早量產、規模最大的企業之一。據灼識諮詢統計，其2024年在中國大陸2.5D封裝市場的收入份額約為85%，技術能力與全球領先企業不存在代差。長電科技推出XDFOI高密度扇出型封裝平台，具備2.5D封裝能力，可支援4nm節點Chiplet產品封裝。該平台通過多層RDL布線和微凸點技術，實現晶片間的高密度互連，應用於移動終端、邊緣AI等領域，技術指標達到國際先進水平。通富微電在2.5D/3D封裝領域取得突破，與AMD等客戶合作，實現大尺寸FCBGA和2.5D封裝量產。其TSV工藝成本較海外低40%，並通過聯合開發HBM技術，提升封裝整合能力，支援高性能計算、GPU等應用場景。華天科技佈局2.5D封裝技術，12英吋晶圓級TSV產線聚焦CIS、MEMS等應用，良率達到85%。通過最佳化工藝流程和材料選擇，提升封裝性能和可靠性，逐步縮小與國際先進水平的差距。023D封裝是下一步2.5D只是過渡階段，3D封裝才是下一目標，最大的好處是把連線距離大大縮短了。3D封裝是通過垂直堆疊實現晶片立體整合，核心技術包括矽通孔（TSV）和混合鍵合（Hybrid Bonding）。TSV技術通過貫穿矽片的垂直導電通道連接堆疊晶片，如三星X-Cube技術基於TSV實現SRAM與邏輯晶片的3D堆疊，縮簡訊號路徑以提升速度和能效。混合鍵合技術（如台積電SoIC的Cu-Cu鍵合）則通過金屬直接鍵合消除微凸點間隙，實現10μm以下互連間距，頻寬密度可達1TB/s/mm²，較傳統微凸點提升10倍。為支援這一轉型，ASML已經向客戶交付第一台專為先進封裝應用開發的光刻機“TWINSCAN XT:260”，可用於3D晶片、Chiplets芯粒的製造與封裝。XT:260的目標是解決晶片封裝日益增長的複雜性，滿足全行業向3D整合、芯粒架構的轉型，尤其是更大曝光面積、更高吞吐量的要求。採用波長為365奈米的i線光刻技術(i-line lithography)，解析度約為400奈米，NA(孔徑數值) 0.35，生產速度高達每小時270塊晶圓，是現有先進封裝光刻機的足足4倍。此外，泛林集團也在去年9月宣佈，已開發出用於先進半導體封裝的新型沉積裝置“Vector Teos 3D”。該新產品是面向人工智慧（AI）和高性能計算（HPC）晶片製造的裝置，其主要特點在於能夠應對“異質整合”（即連接不同半導體）和三維（3D）垂直堆疊過程中出現的各類技術難題。03結語除了自建先進封裝產能的SK海力士，越來越多的企業抓住機會，都在加快擴產先進封裝。日月光2025年9月宣佈，將K18B廠房的新建工程發包給福華工程股份有限公司，此舉旨在應對未來先進封裝產能的擴充需求。11月又表示，子公司日月光半導體董事會通過兩項重大不動產與擴廠決議，準備擴產以應對AI帶動晶片應用強勁增長及客戶對先進封裝測試產能的迫切需求。全球第二大OSAT企業Amkor（安靠）在2025年8月宣佈，對其在美國亞利桑那州皮奧里亞市的先進封測設施項目進行重大調整。新廠選址仍在皮奧里亞市，但佔地面積從原先的56英畝擴大至104英畝，幾乎翻倍。長電科技保持全年85億元資本支出計畫，重點投向先進封裝的技術突破，以及汽車電子、功率半導體、能源市場等需求增長最快的領域；華天科技在去年完成了ePoP/PoPt高密度儲存器及應用於智能座艙與自動駕駛的車規級FCBGA封裝技術，2.5D/3D封裝產線完成通線。全球產能的密集落地，印證了先進封裝已從製造環節躍升為半導體競爭的核心賽道，關鍵在於誰更快搶佔先機。 (半導體產業縱橫)

什麼是CoWoS？CoWoS是台積電獨創的一種先進封裝技術，全稱為 Chip-on-Wafer-on-Substrate（晶片-晶圓-基板）。簡單來說，它不是一種晶片製造技術（比如5奈米、3奈米），而是一種將不同晶片“組裝”在一起的高級方法。你可以把它想像成：傳統方法是把晶片像獨立的零件一樣焊在主機板上，而CoWoS則是在一個微型的“高科技托盤”上，把多個高性能晶片緊密地封裝在一起，形成一個功能強大的“超級晶片”。它屬於2.5D封裝技術。2D封裝傳統的，一個晶片封裝在一個基板上。3D封裝將多個晶片直接垂直堆疊起來（例如快閃記憶體晶片）。2.5D封裝 (CoWoS就是)將多個晶片水平放置在一個 közbenső層（Interposer）上，然後再整體封裝到基板上。這個 közbenső層是關鍵。CoWoS 的核心結構與工作原理CoWoS這個名字本身就揭示了它的三層結構：Chip (晶片)：頂層的核心部件。通常包括一個或多個邏輯晶片（如GPU、CPU、ASIC）和多個高頻寬記憶體（HBM，High-Bandwidth Memory）。例如，NVIDIA的H100 GPU就是將一個大的GPU邏輯晶片和幾顆HBM記憶體放在一起。Wafer (矽中介層 - Silicon Interposer)：這是CoWoS技術的靈魂。它是一塊非常薄的矽片，上面刻有極其精密的線路。它的作用像一個“超高速立交橋”，讓頂層的邏輯晶片和HBM記憶體之間可以進行超高密度、超高頻寬的資料交換。為什麼需要它？如果直接把GPU和HBM放在傳統的PCB基板上，它們之間的距離會很遠，線路也很粗，資料傳輸速度慢、延遲高、功耗大。而矽中介層上的線路間距可以做到微米級，比基板小幾個數量級，從而實現了極短、極快的連接。Substrate (基板)：最底層的載體。矽中介層的尺寸非常精密，無法直接銲接到電腦主機板上。基板的作用就是扮演一個“轉換器”，將中介層上微小的引腳（Micro-bumps）連接轉換成尺寸更大的焊球（BGA Balls），以便最終能安裝在普通的PCB電路板上。整個流程就像：將高性能的晶片（Chip），通過微小的焊點安裝在佈滿高速公路的矽中介層（Wafer）上，再將這個整體封裝到一個基板（Substrate）上，最終形成一個可以被使用的完整晶片產品。CoWoS 的主要優勢極高的頻寬和極低的延遲這是CoWoS最核心的價值。通過矽中介層，GPU等計算核心可以和HBM記憶體實現數TB/s的超高頻寬，這是AI訓練和推理所必需的，能有效解決“記憶體牆”問題。異構整合 (Heterogeneous Integration)CoWoS允許將不同工藝、不同功能、甚至不同廠商的晶片（Chiplets）整合在一個封裝內。例如，邏輯晶片可以用最先進的3nm工藝來追求性能，而I/O晶片可以用較成熟的工藝來控製成本。這打破了“所有功能必須整合在單一晶片上”的限制，延續了摩爾定律的精神。功耗更低因為晶片間的連接距離被縮短到微米級，訊號傳輸所需的能量大大減少，從而降低了整體功耗。尺寸更小相比於在主機板上分散佈置多個晶片，CoWoS將它們整合在一起，大大縮小了最終產品的尺寸和主機板面積。CoWoS 的技術演進和不同版本為了應對不同的成本和性能需求，台積電發展出了一個CoWoS家族：CoWoS-S (Silicon Interposer)：最經典、性能最高的版本，使用完整的矽中介層。NVIDIA的A100/H100/H200/B100等頂級AI晶片都採用這種技術。缺點是成本非常高昂，因為需要一大塊高精度的矽片。CoWoS-R (RDL Interposer)：這是一個更具成本效益的方案。它使用有機材料和重布線層（RDL, Re-Distribution Layer）來代替昂貴的矽中介層。性能略低於CoWoS-S，但成本優勢明顯，適用於對成本更敏感的應用。CoWoS-L (LSI & RDL Interposer)：這是最新的混合型方案。它結合了CoWoS-S和-R的優點，在一個有機基板中嵌入了多個小塊的本地矽橋（LSI, Local Silicon Interconnect）。這些矽橋只在需要超高密度互連的關鍵區域使用（例如連接邏輯晶片和HBM），其他區域則使用成本較低的RDL。這在性能和成本之間取得了很好的平衡，被認為是未來的一個重要方向。主要應用領域與市場影響AI 加速器 / 資料中心GPU這是CoWoS的“殺手級應用”。沒有CoWoS，就沒有今天NVIDIA A100/H100等AI算力霸主。AMD的Instinct系列AI加速器也同樣依賴此技術。高性能計算 (HPC)用於超級電腦和科學計算的處理器。高端網路晶片用於資料中心的高速交換機和路由器。高端FPGA可程式設計邏輯晶片也用它來整合HBM和高速收發器。由於AI需求的爆炸式增長，對CoWoS產能的需求也急劇飆升，導致台積電的CoWoS產能一度成為全球AI供應鏈最關鍵的瓶頸之一。台積電也為此投入巨資，在全球範圍內（尤其是在台灣）瘋狂擴建CoWoS封測廠。台積電的CoWoS技術是後摩爾定律時代，通過系統級創新延續晶片性能增長的關鍵使能者。它通過2.5D封裝的形式，實現了晶片間的超高頻寬互聯，完美滿足了AI、HPC等應用對海量資料搬運的需求。可以說，CoWoS不僅是台積電領先全球的護城河之一，更是整個AI產業發展的基石。 (葉檸風Mireille)

中芯先進封裝研究院揭牌：中國國產封測的協同破局之路1月29日，中芯國際先進封裝研究院在上海總部正式揭牌，上海市委常委、副市長陳傑與中芯國際董事長劉訓峰共同完成儀式，中國工信部、上海市政府相關負責人，以及清華大學、復旦大學的專家團隊悉數到場。這場高規格的活動，不是簡單的企業戰略發佈，而是中國先進封裝領域從分散研發走向協同攻堅的關鍵節點，也是中芯國際補齊產業生態、破解技術瓶頸的核心落子。劉訓峰在致詞中明確了研究院的核心方向：聚焦先進封裝前沿技術研發與行業共性難題攻關，聯動頂尖高校與產業鏈夥伴，搭建“政產學研用”一體化平台，最終建成中國領先、國際先進的技術研發與協同創新聯盟。這一定位，精準對準了中國先進封裝產業的核心短板。後摩爾時代，先進封裝已成為提升晶片算力、繞開製程限制的核心路徑，也是AI算力、資料中心等領域的關鍵支撐。中國封測產業雖有長電科技、通富微電等頭部企業實現部分先進工藝量產，但長期面臨研發資源分散、共性技術突破難、高端裝置與材料依賴進口等問題，單一企業難以獨立攻克混合鍵合、3D堆疊等核心工藝。中芯國際早在2014年便與長電科技合資成立中芯長電，佈局矽片級封裝業務，積累了產業落地基礎，此次成立研究院，是將單點佈局升級為體系化研發的必然選擇。研究院的核心價值，在於打破產學研之間的壁壘。清華大學、復旦大學在材料科學、微電子設計領域的研發積累，能為前沿技術探索提供理論支撐；中芯國際的晶圓製造與封測產業經驗，可快速將實驗室成果轉化為量產工藝；政府層面的政策與資源支援，能為技術攻堅提供穩定保障。三方協同的模式，能針對性解決熱管理、良率控制、EDA協同等行業共性難題，避免重複研發，提升技術突破效率。從產業格局來看，這一佈局也將強化中芯國際的全鏈條競爭力。晶圓製造與先進封裝的深度協同，能最佳化晶片設計、製造、封測的全流程適配，降低產業鏈溝通成本，同時為中國晶片設計企業提供更貼合需求的封測解決方案，推動中國國產晶片整體性能提升。先進封裝的技術突破非一日之功，國際頭部企業已形成成熟的技術與產能壁壘，中國產業仍需長期投入研發與人才儲備。但中芯國際此次牽頭搭建協同平台，為中國國產先進封裝指明了破局方向，也為上海乃至全國積體電路產業的高品質發展注入了實質動能，更契合國家科技自立自強的戰略需求。 (1 ic網)

隨著摩爾定律逼近物理極限，半導體行業的競爭焦點正從製程工藝轉向先進封裝技術這一新戰場。2025年全球半導體市場預計增長21%達到7934億美元，其中先進封裝市場規模已達460億美元，到2028年將突破794億美元。在這一黃金賽道上，台積電、英特爾、三星三大巨頭近期相繼亮出技術底牌——台積電的WMCM封裝技術劍指蘋果A20晶片，英特爾的玻璃基板突破傳統互聯規則，三星的HPB散熱技術重新定義移動SoC性能邊界。這場圍繞先進封裝的技術競賽，正深刻改變半導體產業的價值分配和競爭格局。台積電WMCM技術：開啟消費電子封裝革命台積電在先進封裝領域持續領跑，其最新突破WMCM（晶圓級多晶片模組）技術已進入量產倒計時。據產業鏈消息，台積電計畫在嘉義AP7工廠新建WMCM生產線，2026年底實現月產6萬片晶圓目標，2027年產能將翻倍至12萬片。這一技術將獨家適配蘋果iPhone 18搭載的A20系列晶片，配合2nm製程實現性能跨越。WMCM技術的核心創新在於採用重布線層替代傳統中介層，在CoWoS基礎上的終極演化。該架構將邏輯SoC與DRAM進行平面封裝，使記憶體與CPU、GPU、NPU整合於同一晶圓，訊號傳輸路徑顯著縮短。相比當前蘋果A系列晶片採用的InFo-PoP技術，WMCM在不顯著增加晶片面積的前提下，互連頻寬提升約40%，功耗降低25%，同時製造成本下降30%。技術優勢體現在三個維度：訊號傳輸路徑縮短使延遲降低35%，提升AI算力即時性；散熱性能最佳化支援更高頻率運行，峰值性能提升20%；整合度提高使晶片尺寸縮小15%，為電池等元件留出空間。這一突破推動先進封裝從資料中心向消費電子下沉，樹立"晶圓級封裝+先進製程"協同新標竿。產能佈局彰顯戰略野心。除WMCM外，台積電CoWoS產能持續擴張，月產能從2024年的3.5-4萬片提升至2025年的6.5-7.5萬片，2026年目標9-11萬片。通過InFO裝置升級和SoIC 3D堆疊技術迭代，台積電建構完整技術矩陣，目標2026年先進封裝業務營收佔比突破10%。英特爾玻璃基板：突破封裝材料邊界英特爾在2026年NEPCON日本電子展上展示的玻璃基板樣品，打破市場對其技術退場的疑慮。這款78mm×77mm超大尺寸樣品採用10-2-10堆疊架構（10層RDL+2層厚核心玻璃基板+10層堆疊層），45μm超微細凸點間距遠超傳統基板極限，代表封裝材料學的重大突破。玻璃基板的核心優勢源於材料特性。與傳統有機基板相比，玻璃具有更佳平整度、低介電損耗和尺寸穩定性，熱膨脹係數與矽片接近，有效解決高溫下基板翹曲導致的晶片接合不良。技術參數顯示，玻璃基板布線密度提升5倍，訊號完整性改善30%，功率傳輸效率提高25%。英特爾的"No SeWaRe"技術通過材料改性解決玻璃脆性難題，使產品可靠性達到汽車電子等級。應用定位明確指向高端市場。該技術專門服務AI加速器、多chiplet GPU等大算力晶片，支援晶片尺寸達2倍光罩大小，滿足萬卡叢集互聯需求。英特爾正推進熱膨脹係數匹配最佳化，目標將偏差控制在3-5ppm/℃，計畫2026-2030年逐步完成產品匯入。這一佈局確保英特爾在AI伺服器市場保持話語權，將先進封裝培育為晶圓代工外的新增長點。產能規劃與技術路線協同。英特爾在全球佈局多個封裝生產基地，美國新墨西哥州Fab 9支援EMIB和Foveros技術，馬來西亞Project Pelican項目聚焦Foveros和Co-EMIB產能。這種全球佈局既滿足地緣政治需求，又最佳化供應鏈效率。三星HPB技術：重新定義移動晶片散熱三星通過Heat Pass Block技術開闢差異化賽道，在Exynos 2600處理器中實現封裝級散熱突破。該技術核心是在SoC裸晶上方整合銅基導熱塊，與LPDDR DRAM記憶體協同放置，結合高k環氧模塑複合材料，形成專屬散熱通道。實測資料顯示，與傳統封裝相比，HPB技術使熱阻降低16%，晶片溫度下降30%，持續高性能輸出時間延長3倍。技術創新體現在架構重構。傳統設計中DRAM配置阻礙熱量匯出，成為散熱瓶頸。HPB技術通過三管齊下解決方案：縮減DRAM尺寸打通散熱路徑；加裝銅基導熱塊促進熱量釋放；應用新型EMC材料確保高效熱傳導。這種設計在處理器架構初始階段解決散熱問題，超越傳統的器件級散熱方式。技術挑戰與收益並存。雖然HPB帶來顯著散熱優勢，但增加封裝Z軸高度，對手機輕薄化設計構成挑戰。多材料結構引入熱膨脹差異，對製程控制和長期可靠性要求極高。初期良率挑戰使成本增加20%，僅適用於旗艦級SoC。然而，這些挑戰背後是巨大收益：晶片持續性能提升40%，為移動AI計算提供堅實基礎。戰略意義超越技術本身。HPB技術是三星重新爭奪高端手機市場的關鍵籌碼，結合2nm製程工藝，向蘋果、高通等客戶展示技術實力。這一突破反映移動SoC發展新階段——性能瓶頸從製程微縮轉向熱管理能力，封裝技術成為差異化競爭核心。2.5D/3D封裝：AI晶片的核心賦能技術2.5D/3D封裝作為先進封裝主流技術，正迎來爆發式增長。Yole Group資料顯示，AI資料中心處理器2.5D/3D封裝出貨量2023-2029年複合增長率達23%，成為增長最快細分市場。這一技術通過中介層實現晶片立體整合，突破平面封裝密度限制，完美適配AI晶片需求。台積電CoWoS技術引領市場。作為輝達H100、AMDMI300等旗艦AI晶片首選封裝方案，CoWoS產能持續吃緊。2025年月產能達6.5-7.5萬片，輝達獨佔63%份額，供需緊張預計持續至2026年。技術迭代不斷加速，CoWoS-L版本支援12顆HBM3e記憶體堆疊，頻寬提升至6.4TB/s。英特爾3D堆疊技術建構完整矩陣。通過EMIB、Foveros和Co-EMIB技術組合，英特爾實現從2.5D到3.5D全場景覆蓋。Foveros Direct版本實現10μm以下凸點間距，混合鍵合密度達每平方毫米10000個連接點。這一技術路線支援晶片分解設計，最佳化性能與成本平衡。三星SAINT技術體系凸視訊記憶體儲優勢。針對HBM與邏輯晶片協同封裝，三星推出SAINT-D技術，通過熱壓鍵合工藝實現12層HBM垂直堆疊，消除對矽中介層依賴。相比傳統2.5D封裝，性能提升30%，功耗降低25%，為AI訓練提供極致能效。面板級封裝：下一代技術競爭焦點三星SoP技術代表封裝尺寸的極限突破。採用415mm×510mm超大面板作為封裝載體，面積是傳統12英吋晶圓的4倍，支援240mm×240mm超大型晶片模組整合。這一技術省去PCB和矽中介層，通過精細銅RDL實現晶片直連，成本降低30%。技術優勢來自多重創新。面板級封裝減少材料浪費，利用率從晶圓的70%提升至85%；支援更寬鬆的布線規則，降低工藝難度；更大的散熱面積改善熱管理效能。三星憑藉顯示領域積累的FOPLP經驗，快速推進SoP商業化處理程序。應用前景聚焦AI晶片。SoP技術特別適合超大規模AI晶片封裝，如特斯拉Dojo系列訓練晶片。三星已獲得特斯拉165億美元AI晶片代工訂單，若SoP技術成熟，有望將封裝環節納入合作範圍，建構完整代工解決方案。競爭格局正在重塑。台積電SoW和英特爾EMIB聚焦晶圓級整合，三星SoP通過尺寸優勢實現錯位競爭。這種差異化路徑可能改變先進封裝市場格局，為後發者提供超越機會。光電合封：突破資料傳輸瓶頸CPO技術成為解決資料中心功耗瓶頸的關鍵。隨著AI叢集規模擴大，傳統可插拔光模組功耗佔比升至50%，CPO將光引擎與計算晶片共封裝，功耗降低40%，頻寬密度提升8倍。英特爾基於EMIB技術建構CPO架構，將XPU與光學I/O晶片通過矽橋互連，採用有源耦合工藝降低損耗。技術挑戰與突破並存。雷射器整合是最大難點，需要解決熱管理、波長穩定性和可靠性問題。Lightmatter等初創公司通過VLSP技術實現突破，支援16波長平行傳輸，單引擎頻寬達51.2Tbps。材料創新同步推進，矽光與磷化銦混合整合成為主流方案。標準化處理程序加速產業化。OIF、COBO等組織推動CPO標準制定，預計2027年實現規模化部署。雲服務商積極匯入，Google計畫2026年在自有資料中心部署CPO技術，預期降低總體擁有成本25%。材料創新：封裝技術的底層突破材料創新推動封裝技術代際演進。玻璃基板成為最新熱點，相比有機基板，玻璃具有更低介電損耗、更優尺寸穩定性和更高布線密度。英特爾展示的玻璃基板樣品實現45μm凸點間距，支援78mm×77mm超大尺寸封裝。先進材料持續湧現。Low-Dk介質材料降低訊號串擾30%，高導熱襯底提升散熱效率40%，底部填充材料增強機械可靠性。這些創新解決高密度整合帶來的訊號完整性和熱管理挑戰。供應鏈佈局加速。日本廠商在高端封裝材料領域領先，住友化學、信越化學等公司推出專用解決方案。材料成本佔比從15%升至25%，成為封裝價值重要組成部分。異構整合：Chiplet生態的基石異構整合成為後摩爾時代主流路徑。通過UCIe等開放標準，不同工藝、不同功能的Chiplet實現"即插即用"。AMD MI300X成功驗證這一路徑，在單一封裝內整合5nm計算晶片和6nm I/O晶片，性能提升3倍。設計方法學革新。EDA工具支援多晶片協同設計，實現性能、功耗和成本最優平衡。測試技術同步升級，邊界掃描和內建自測試解決多晶片測試挑戰。生態系統逐步完善。台積電3DFabric、英特爾EMIB、三星I-Cube等平台降低使用門檻。設計服務公司湧現，提供從架構到封裝的完整解決方案，推動Chiplet普及。熱管理：封裝級散熱新範式熱管理成為性能決定因素。三星HPB技術展示封裝級散熱潛力，通過材料、結構和工藝創新，實現熱阻降低16%。微流道冷卻、相變材料等新技術將熱管理能力提升至新高度。系統級解決方案成熟。從晶片到機櫃的全鏈路熱設計成為標配，液冷技術從資料中心向晶片級滲透。功耗密度超過100W/cm²的晶片需要創新冷卻方案，熱管理成本佔比升至15%。可靠性工程升級。熱循環測試、加速老化實驗驗證封裝壽命，故障預測和健康管理實現預測性維護。這些進步支撐晶片在苛刻環境下的穩定運行。市場格局：三足鼎立到多元競爭先進封裝市場呈現三強領跑格局。台積電憑藉CoWoS技術繫結輝達、AMD等頭部客戶，市佔率超50%；英特爾通過IDM 2.0戰略強化垂直整合，在高端市場佔據一席之地；三星依託儲存優勢差異化競爭，市佔率穩步提升。新興力量加入競爭。日月光、安靠等傳統封測廠加速技術升級，中國長電科技、通富微電等公司積極佈局。裝置供應商迎來機遇，應用材料、ASML推出專用裝置支援先進封裝產線建設。地緣政治影響供應鏈。美國晶片法案推動本土封裝產能建設，歐洲、日本同步加大投入。全球供應鏈呈現區域化趨勢，成本結構面臨重構。展望未來，先進封裝技術將繼續向更高整合度、更優能效、更低成本方向演進。隨著AI、HPC、自動駕駛等應用推動需求增長，掌握先進封裝技術的企業將在新一輪半導體競爭中佔據制高點。這場技術革命不僅改變晶片製造方式，更將重塑整個電子資訊產業的發展軌跡。 (騰訊自選股)

AI帶動了2.5D封裝的CoWoS以及HBM的多層堆疊封裝，台積電CoWoS以及海力士HBM嚴重供不應求。台積電先進封裝業務的增長甚至比3nm/2nm等前段製程的增長來得高，這一切代表先進封裝在未來半導體產業鏈的重要度一直在提高。但以封裝為主業務的各大OSAT廠似乎在這波AI浪潮中漲幅嚴重滯後，未來先進封裝越來越重要，這對於OSAT到底意味著什麼？一切讓我們從整個產業的宏觀邏輯至上而下說一遍，大家就能明白了。封裝測試是製造晶片最後的一環，技術門檻較低，產值也較低。全球封裝大廠有日月光，安靠，矽品，長電，通富微，華天等。在測試環節，日月光，安靠同樣是測試大廠，國內最大的測試廠是長電。不涉及封裝只做純測試的有台灣京元電是全球最大純測試廠。以上這些被稱為傳統OSAT廠。接下來我們來聊聊這幾年大火的先進封裝AP，他與傳統封裝有啥區別？  在2010年前，行業開始匯入Wafer Level Packaging晶圓級封裝WLP，2010年後開始廣泛使用，這時期以fan in，fan out，fc-bga技術為主。所謂晶圓級封裝就是利用光刻、蝕刻等前端晶圓的半導體製程，對晶片裸片及互聯結構做精細化處理的封裝技術，因為牽扯到了前端的工藝，所以被稱為WLP晶圓級封裝。這也就是先進封裝的由來。晶圓級封裝雖然利用了前道工藝但都屬於好幾百nm到幾千nm的工藝，所以精度與前端相比低很多。OSAT廠做到大幾個um也就是大幾千nm的精度基本也沒太大問題，但是到了幾百nm的um以下就很困難了，但這卻是前段製程最拿手的。2012年左右，台積電的蔣尚義開始推廣chiplet概念，這是面對摩爾定律在7nm以下微縮越來越困難的一個重要分支技術。利用先進封裝，晶片間的整合效率反而成為效能提升關鍵，而不再是單純的電氣連接。晶片製造到了7nm以上，製程的線寬微縮有點力不從心，疊加先進封裝來增加電晶體數量自然是一個正確的技術方向。chiplet技術最簡單且形象的例子就是蘋果M系列晶片，兩顆die拼一起封裝的例子。到了2015年，CoWoS 異構整合技術開始成熟，但太貴了使用者非常少。最初只有打敗柯潔跟李世石的Alpha GO，採用了GoogleTPU2晶片正式CoWoS的早期產品，但出貨量不多，主要用來Google內部研發以及少量雲平台應用。Alpha GO是第一次讓人類能直觀看見AI能力的驚世傑作，以完全碾壓的姿態打敗全世界所有圍棋高手，2017在烏鎮以3:0打哭了世界第一的柯潔之後正式退役，停止與人類的對弈。在此之前的兩年，Alpha GO對戰全世界幾十名頂尖旗手共下了數百盤，只有在Alpha GO第一代產品被李世石的神之一手拿下對戰人類的唯一敗盤，當然李世石還是以4:1敗北，此後的二代Alpha GO又完全碾壓Alpha GO一代，人類至此在圍棋領域無法再看見AI的車尾燈。CoWoS正是AI催生的先進封裝技術，利用介質層把邏輯晶片與儲存晶片一起封裝的技術實現了晶片的近存算以外，且突破光罩尺寸的限制能把晶片不斷做大，這兩點正是CoWoS的精髓，妥妥為AI而生的技術。Deepmind的Alpha GO在2016年讓人類見識什麼是AI，AI能做什麼，一直又經過了7年，2023年ChatGPT才真正帶動了AI熱潮，CoWoS在台積電做了7年的冷板凳開始大火。AI帶動的還有儲存的HBM，同樣是用先進封裝技術發展而來，採用Dram die並大量做TSV孔然後多層堆疊，目前主流為8層與12層，未來會有16層。上述的先進封裝發展過程，我們可以發現一件事，跟傳統的OSAT廠幾乎沒有太大關聯。這裡的底層邏輯是先進封裝是採用前段製程的封裝技術，隨著先進封裝的前段製程要求越來越高，前段大廠的主導力自然越強，因為OSAT沒有前段的能力，就這麼簡單。傳統OSAT的先進封裝可以做到WLP的fan in，fan out，往後的chiplet涉獵就越來越少，到了CoWoS的2.5D階段業務量就更少了。上述先進封裝，尤其是涉及AI的，目前絕大部分都是台積電在做，同時英特爾的2.5D的EMIB，3D的Foveros，以及三星的i-cube與x-cube技術也發展多年，只是客戶都被台積電包圓。這一現象說明了先進封裝技術幾乎掌握在foundry前段晶圓廠手中，而不是傳統封裝廠。從實際業務來看，也幾乎是如此，傳統OSAT在這裡分不到多少殘羹剩飯。當然AI伺服器內部有許多晶片增量，有晶片就必須封裝，OSAT在AI時代的業績是穩物增長的狀態。直到2025年底，台積電對CoWoS擴產不積極，CoWoS訂單將外溢給安靠，日月光，矽品等OSAT廠，OSAT在此才有一段明顯的漲幅。也就是說如果沒有台積電不願擴產的外溢訂單，OSAT確實喝不到多少湯，這裡的主導核心在foundry，OSAT只是被動接收外溢訂單。AI的先進封裝領域，唯一例外是測試廠，因為台積電不做測試，所有AI晶片測試都給了京元電，這幾年京元電也大漲了好幾倍。海外主流OSAT這幾年也強力發展CoWoS技術，比如日月光、矽品跟安靠，但他們實際能做的只有CoWoS的oS段，因為他們沒有interposer的TSV技術，只能做bumping，未來台積電外溢的正是oS段的訂單。所以傳統OSAT在AI先進封裝的角色就是承接foundry不願意做的bumping，僅此。這點業務量跟他們傳統封裝的巨大業務量相比對業績的幫助不是很大。 所以我們看到不論日月光還是安靠都沒有因為AI大爆發而業績大爆發，股價表現相對其他AI題材的標的差了很多，正是這個原因。第二個因為AI大火的HBM，海外主流是Dram儲存大廠自己做，目前因為堆疊的先進封裝技術領先，所以海力士在HBM力壓三星，成了儲存新王。在國際主流市場，至今並沒有出現單獨封裝HBM的企業。HBM這一塊傳統OSAT連湯也喝不到。先進封裝利用了前段工藝，而且與前端的晶片製造關聯性越來越高，難度越來越大，所以先進封裝問世這十多年來，主導廠家變成了foundry，未來也一直會是foundry主導。傳統OSAT在先進封裝領域當然是想發展，但由於技術侷限，先進封裝更適合foundry向下相容，而非OSAT向上突破，OSAT在先進封裝話語權越來越小。這是一個行業明確的趨勢，連討論都沒有必要的趨勢，請大家謹記。不是先進封裝未來越來會越重要，就代表封裝廠未來在半導體產業鏈的重要度會越來越高，這完全不是一回事，很多人在此被誤導了。先進封裝與傳統封裝在商業格局，市場邏輯上截然不同，很多同學以為先進封裝也是封裝，代表半導體未來，所以紛紛去投資封裝廠，這是錯誤的觀點。國內市場的畸形加重了這一誤解。比如大家耳熟能詳的CoWoS以及HBM，這兩年因為AI大火被炒翻天，國內當然也一樣，但大A因為缺乏類似台積電或海力士的主標的，所以大A炒作的邏輯與國際主流完全不同。海外都是前段大廠一起把先進封裝做了，不論台積電還是海力士的HBM。  國內則不太一樣，CoWoS確實不是前段廠來做，這讓國內有炒作空間，再加上點訊息差。國內前段儲存大廠CXMT在HBM封裝上一開始有跟OSAT合作，但也僅是發展前期。CXMT在上海的HBM廠今年中就能投產了，未來國內HBM的封裝自然是前段廠自己做，跟海力士美光的的邏輯一樣。國內OSAT沒有太多機會。CoWoS跟HBM的封裝有8成是相似的，所以這兩個熱點在國內是可以相通，國內大型OSAT都有CoWoS以及HBM產能。  也因為國內這類傳統OSAT有產能，所以借AI大肆炒作先進封裝，尤其是CoWoS或者HBM封裝這兩個大熱點。但試問，全世界炒AI好幾年了，全世界沒有人會去炒OSAT廠？（除了去年底CoWoS的外溢訂單）怎到了大A，炒AI的先進封裝炒到了OSAT？啥邏輯呢？大A的OSAT針對AI先進封裝有幾個問題，情況比海外更為嚴峻。首先AI量級並不算高，全球AI晶片一年出貨1-2千萬顆，同樣屬於高性能的手機SoC有十多億顆，CPU有4-5億顆，AI的量極差太多了，但AI數量在急遽增長，且面積不斷快速放大，再過兩年AI的量級就能成為最大。但這是全球市場，對國內來說，AI明確是高增長，但量級沒辦法成為貢獻營收的主力。台積電AI的火熱，是他在AI上賺了兩筆錢，一個是前段的die以及後段的cowos兩筆費用，而且台積電集中了全世界所有的量，全在他一家手上，無一遺漏。如果把台積電的前段跟後段分別拆開，2026年AI晶片前段營收在135億美元左右，後段62億美元左右，大致是2:1，未來前段會從4nm跳到3nm，ASP大幅提高，所以2026年會變成270億跟110億，也就是2.5:1。今天我們主要聊先進封裝，所以只看CoWoS ，2023年台積電cowos營收不足10億美元，2024年25億，2025年62億，即便營收多年不斷翻倍，在台積電營收佔比都是低個位數。2026年CoWoS會破百億，單單CoWoS營收佔比也只是7％左右。所以台積電即便擁有全世界所有AI先進封裝的量，多年來不斷翻倍又翻倍，又加上面積不斷放大的超級加成，CoWoS在台積電也還是低個位數佔比的一項業務。如果不去計算，大家還以為每年翻倍又翻倍的CoWoS將有多不得了的佔比，即便從2023到今年2026，不斷翻倍了4年，佔比還是個位數。而國內的AI又是什麼情況？首先國產AI晶片數量上，只有佔全球GPU+ASIC的5%左右，數量上更少，而且國內是前段晶片跟後段封裝分開的情況，無法向台積電一家獨拿全球AI的大部分額度。更重要的是國產封裝技術面積一直處於初期階段，die 面積無法做大，interposer無法做大，所以不會出現像台積電那樣，數量上一直翻倍，面積上又一直翻倍的超級加成效果。國產AI晶片，未來的趨勢反而是降低面積去換良率，這對不論前段還是後段封裝來說都不是有利的，但沒辦法，做大了良率不行，只能慢慢來。以2025年國產AI晶片出貨量在125萬顆的水平來算，大約需要3.5萬片CoWoS，每片CoWoS大約7500美元，其中interposer佔2500-3000刀。  所以國內cowos封裝總產值，扣除interposer之後是3.5萬*5000刀=1.75億美元，這才是整個中國針對AI CoWoS封裝廠的產值。事實上，國產AI晶片也不完全是在國內做CoWoS，我們測算就全部都用樂觀數字，100%在國內做來算。2026年國產AI晶片出貨翻倍的話，CoWoS封裝產值也只是3.5億美元的水平，2027年5-6億美元左右。整個中國的CoWoS的產值就是如此，我這個數字只會多不會少。 這數字大家可以根據盛合招股說明書中的業績來應對，幾乎是吻合的。因為筆者每個環節都用樂觀的較多的資料去計算，注意是每一個環節，所以最終加成出來的只會多不會少。  當然這數字是不包含interposer。國內CoWoS跟台積電能一直漲價的邏輯也不同，國內是前段跟後段分開沒錯，但目前好幾家建設CoWoS產能，產值極限我們剛才已經算過了，所以未來產能建設會比實際需求多不少，如此一來，國內CoWoS向台積電一直漲價就很難了，未來更大機率是低價搶單的可能。再來算下HBM的封裝產值，首先國產HBM的進度自然是比國產AI晶片落後，因為初期國產AI晶片還是會以三星海力士的HBM為主，國產HBM無法跟國產AI晶片出貨量同步。預計2025年有少量HBM2出貨，2026年推進到以HBM2e為主，但出貨量也不會太大，因為HBM2跟2e技術差太多，國產AI晶片不會大量採用。筆者預計2027年國產HBM進入HBM3時代才會開始放量，2025以及2026技術攻關以及拉良率，累積經驗練手為主。根據筆者之前公佈的出貨模型（知識星球有詳細模型），2027年國產AI用降低晶片面積的方法，提高良率，出貨200萬顆左右（single die 400萬），每顆配8個國產HBM3，等於需要1600萬顆HBM3。事實上，國產AI晶片不可能全部採用國產HBM，只有低端國產AI晶片才會用，畢竟代差擺在那，Ascend，MLU還是得想辦法買到先進的HBM3e以上的貨。2027年HBM3屬於落後2-3代產品，單價我們樂觀計算跟現在的1500-2000人民幣相同，其中大部分都是前段Dram die跟TSV的費用，後段堆疊封裝預計在每顆200人民幣左右。所以2027年，國產AI晶片出貨200萬顆（single die 400萬），總共需要1600萬顆HBM，如果這些國產AI晶片全部採用國產HBM，那HBM的封裝產值就是1600萬顆*200=32億人民幣。但實質上不可能全部國產AI晶片都採用國產HBM，如一半使用國產HBM，那封裝產值則在16億人民幣左右。之前我們推算，2027年CoWoS為6億美元約42億人民幣，再加上HBM封裝的16億產值，2027年樂觀計算，中國市場AI帶來的所有先進封裝產值在58億人民幣左右。我們從需求端，算出了全國總產值後，再來看看各家如何分配。CoWoS預計還是盛合佔大頭，我們算7-8成，也就是30-35億，其他OSAT分剩下的不到10億。HBM的話，2027年CXMT上海唐鎮的芯浦天英也早量產了，估計大部分都是自己做了，剛才算了2027年一半用國產的話，全國HBM封裝大約16億的封裝產值。這16億的總產值，CXMT自己必然會遠超一半，剩下的OSAT在去分。所以OSAT能分多少？2027年武漢XMC的TSV產能也早會開出來，他們可能自己也做堆疊封裝，作為國內非CXMT系統的另一個Dram供應來源，最終也是自己做HBM。所以HBM這個炒翻天的題材，OSAT要跟上游乞討剩下的飯吃，未來已經很明確HBM封裝這一塊真沒有OSAT的空間。國產HBM的封裝產能，近期建設的不少，但並非OSAT建了多少產能，未來就會有多少業績，壓根不是如此。這一點是國內賣方最離譜的部分，總是誤導建了多少AI封裝產能將來就會有多少營收，妥妥的騙傻子，需求是一回事，產能是一回事。賣方的邏輯是，大家看這兩年海外台積電CoWoS與海力士HBM產能一直緊缺，一直以來就是有多少產能就能做多少業績，嚴重供不應求。但是國內的情況壓根不是如此，邏輯更不是如此，國內是妥妥的供大於求，而且業績也是高度集中，可不是所有有產能的OSAT都能雨露均霑。一切的核心在國產AI晶片的出貨量。有多少國產AI晶片出貨才有多少國產CoWoS以及HBM，但大家都清楚，國產AI晶片與輝達差較大，國內CSP主力還是以輝達為主，搭配部分國產AI晶片，這幾年國內AI晶片增幅很高，是因為基數低，這個量級對製造端的助益不是太大。要知道封裝行業的訂單都是幾億顆談的，AI這種幾萬，幾十萬顆單價再高也沒有太大作用。國產AI晶片的出貨量，筆者之前文章都有詳細的測算，2025年125萬顆，2026年200萬顆，2027年400多萬顆，2028年增加到600萬左右，筆者模型的國產AI晶片增幅已經足夠恐怖。我們剛才的業績測算，2027年整個中國AI先進封裝的產值只有58億，是基於如此高增長的AI出貨背景，但每年不斷翻倍的增長，在2027年國內針對AI的先進封裝也才不到60億這一點產值。與之想比的是賣國產AI晶片的，一顆ASP10萬人民幣，400萬顆是4000億人民幣的產值，所以AI絕大部分產值在寒武紀這類fabless，少部分在前段的foundry，到先進封裝那就更少了。我們再以輝達的blackwell來比喻，輝達一顆賣3.5萬，成本大約是，台積電的前段die是每顆的成本大約是1000，cowos大約450一顆，HBM每顆420刀*12顆＝5000美元，再加上PCB以及各種模組算500。一顆blackwell（不含伺服器元件）輝達售價3.5萬，台積電海力士等佔7000美元，其中先進封裝只有cowos的450+HBM單封裝的500=950美元。也就是說先進封裝佔AI晶片售價的0.95k/35k=2.7%，佔整個晶片製造成本0.95k/7k=13.5%。 這個比例是海外AI晶片的比例。國內AI晶片，die不一定都是國產，HBM更是大比例採購進口的，所以國內先進封裝在每一個國產AI晶片的產值會比上述blackwell的比例低不少。重點是才這點產值，海外是單一家巨頭壟斷一項，而國內是大部分還要被前段廠家佔據，剩下的是好幾家OSAT去分。國內的CoWoS會好點，因為很多是在海外流片做die，送回國內做cowos ，基本國產AI晶片出貨可以百分百對應。國產HBM因為可以買到三星的HBM，且國產有代差，所以國產HBM出貨與國產AI晶片的出貨並非100%對應關係，可能是是50%也可能是60%。不會像國產cowos對應度接近100%。國產HBM的利多只有CXMT這樣從上到下一條龍的廠家能獲利，所以筆者很看好CXMT未來的IPO，HBM的封裝還是會跟海外一樣，由海力士或者鎂光這類大廠來做，對外釋放的HBM封裝外包產值低得可憐。其實這幾年全球炒作AI，大家都清楚CoWoS或者HBM是最大熱點，所以國內有相關的題材都往死裡炒。但從業績上看，AI帶來的封裝產值遞延到OSAT廠真的不多，就拿2027年整個中國所有AI的封裝產值才58億人民幣來說，這數字我剛才計算全部都是給了高的測算標準，也才這麼多。2027年全中國封裝產值必然是超千億水平，AI也就5-60億。這點產值，別說好幾家分了，就算全部歸一家也不多，國內最大OSAT營收都快接近400億了。國內前兩大OSAT，目前營收接近400億以及300億的營收，去瓜分總金額60億，大頭還要被上游後分完後，剩下的那點殘羹剩菜，對他們的業績能有多大幫助？對國內OSAT來說AI只有題材炒作，不會有太大業績作用。事實上，從2024年第二季度開始，國產晶片出貨開始大增，越來越多國產品牌願意使用國產晶片，但大部分都集中在成熟製程晶片，而成熟製程才是真正有量的業務。所以國內的成熟製程以及封裝廠的產能利用率從2024年至今節節攀升。這帶動了國內成熟製程整個產業鏈，前段晶圓廠的稼動率維持在高檔，後段的傳統oast廠稼動率也同樣在高檔。大家的業績因為晶片的國產替代一直在提升。所以說從2024年到至今，傳統OSAT的業績增長是來自於明明確確的國產晶片替代，但這個晶片替代以成熟製程為主力，跟AI那一點點封裝產值沒有太大關係。國內賣方推票把這兩年OSAT不錯的業績增長跟AI熱點掛鉤，這是妥妥的斷章取義。千萬別把這段時間以來，國內OSAT的業績增長以為是AI帶來的，AI封裝的量，對OSAT來說基本上是忽略不計的量。海外OSAT這幾年也沒有因為AI大漲，都是漲在前段台積電跟海力士，唯一大廠沒染指的測試廠京元電因為AI大漲，海外OSAT只能等待台積電外溢的CoWoS才出現不錯的漲幅。國內的OSAT這兩年業績增幅挺不錯，是因為國產成熟製程晶片被大量使用帶來的業績增長。這一點大家得搞清楚，我知道有太多人在這方面搞混了，所以我今天這篇文章會從上到下向大家解釋這樣才能搞明白，確實有太多點會被曲解跟誤讀。OSAT的業績絕對大頭是傳統封裝，WLP封裝能做但也只是初期的那些fan out，未來AI給他們帶來的業績增量也不會太多，因為傳統業務才是他們的重中之重，AI量級太小。不過盛合這類只做先進封裝以及cowos的封裝廠，很大一部分業務在AI，雖然營收比傳統OSAT小很多，但AI佔比較高，IPO之後的估值肯定會非常不錯，必須像盛合這種沒有傳統封裝業務，都是先進封裝以及CoWoS佔比高的才有高估值的機會。盛合本來就是中芯國際跟長電合作的先進封裝廠，以前叫中芯長電，2014年成立，AI還沒火之前也有一些chiplet業務，2021年更名，中芯與長電基本賣出股份退出股東序列。傳統OSAT本來就不是先進封裝的主導者，不論海外還是國內市場都一樣，現在大A給國產OSAT的估值已經足夠高也足夠離譜了。大家不妨去看看日月光跟安靠的PE。但好在國內OSAT廠業績這幾年還是能隨著國產化不斷提升而獲利，業績是實打實往上走的。大A的估值倒不需要去掛靠海外同行，大A自有國情在這一點沒問題。只能怪國內的賣方，整天瞎吹，硬把CoWoS跟HBM題材瞎掛靠，但也沒辦法，國內確實沒有台積電海力士這樣的標的，賣方也只能瞎吹。正是這種情況，誤導了太多人因為AI的先進封裝去買OSAT這是錯誤的。同時市場也認為國內OSAT大廠漲的不離譜，PE比其他炒翻天的合理很多，很多投資者把OSAT視為比較安全的投資標的。再加上這幾年國內封裝大廠的業績也一直在增長，產能利用率維持高檔，所以炒OSAT順理成章，但效果就是股價一直漲不上去，炒不動，因為他的業績是因為國產化逐漸提升，而不是因為AI大幅度提升，沒有基本面的強力支撐，股價當然炒不上去。而且對比國際OSAT龍頭大廠20多倍的PE，咱們60倍以上的PE，基本也符合大A的國情了，要再上去也難。總而言之，大A的OSAT業績未來還會往上走，股價我說不明白，但不要因為AI，CoWoS，HBM這些火熱的題材去買OSAT ，因為真心關係不大，這跟在海外也不會有人因為AI去買日月光跟安靠是一樣的道理。 (梓豪談芯)

超越摩爾定律的晶片新世界：先進封裝More than Moore：-- “ from Words to Worlds”的晶片新世界你有沒有想過，我們日常使用的AI工具，比如能寫詩的ChatGPT，能畫圖的Midjourney，它們把我們的“想法”（Words）變成真實可見的“內容”（Worlds），到底需要什麼？答案是：超乎想像的算力！在過去的半個世紀裡，晶片工業只做一件事：把電晶體做得越來越小。這就像在一張無限大的紙上，把文字越寫越密，這就是著名的摩爾定律（Moore）。但現在，這張“紙”快寫滿了，筆尖也細無可細。我們的晶片，正在撞上一堵物理之牆。去年11月，我讀了李飛飛發表的文章《From Words to Worlds: Spatial Intelligence is AI’s Next Frontier》並分享了學習筆記。在李飛飛的長文中，將空間智能定義為 AI 的下一個前沿，然而單純依靠現有技術遠遠不夠。為了讓AI的“from Words to Worlds”之旅繼續下去，晶片工業必須找到新的出路。於是，一場從“平面鋪開”到“立體堆疊”的革命悄然發生。我們不再死磕“更小”，而是走向“更高”、“更密集”——這，就是超越摩爾定律（More than Moore）的時代。一、 物理學的牆：為什麼晶片“玩不動”了？AI就像一個永不滿足的“大胃王”，它吃的資料量和需要的計算力，正在把傳統晶片逼到崩潰邊緣。具體來說，晶片遇到了三堵“難關”：1.  “發燒牆”：晶片熱得快熔化了想像一下，在指甲蓋大小的面積上，擠著幾百億個微型“CPU”，它們同時全速運轉，產生的熱量密度比家裡的電熨斗還高！傳統的晶片基底（就像晶片的“底板”）導熱能力有限，根本來不及散熱。晶片一旦過熱，就會變慢甚至“罷工”。這嚴重限制了AI算力的進一步提升。2.  “堵車牆”：資料跑得太慢了晶片內部就像一座繁忙的城市，CPU是市中心，記憶體是郊區倉庫。傳統上，CPU取資料要跑很遠的路，就像城市交通經常“堵車”一樣。資料傳輸耗時又耗電，拖慢了整個AI計算的速度。3.  “原子牆”：小到不能再小了當電晶體小到奈米等級，已經接近原子的尺寸。電子不再老老實實地待在電路里，而是會像“幽靈”一樣隨意“穿牆而過”（專業術語叫“量子隧穿”）。這會導致電路不穩定，性能反而下降。所以，光靠“縮小”這條路，真的走到頭了。二、 結構學的解：給晶片“蓋摩天大樓”既然“平面鋪開”不行，那就“向天空要空間”！先進封裝，就是給晶片“蓋摩天大樓”。它不再是簡單地把晶片“包起來”，而是通過精巧的設計，把不同的晶片垂直堆疊、緊密連接起來。（配圖：“摩爾定律極限”的擁擠與過熱 Vs“超越摩爾定律”的先進封裝帶來的清涼與高效）從“平房”到“摩天大樓”：垂直堆疊的魔術我們把CPU（處理器）、GPU（圖形處理器）、HBM（高頻寬記憶體）這些原本平鋪的晶片，像樂高積木一樣一層層“蓋”起來。這靠的是什麼技術呢？矽通孔（TSV）：可以想像成在晶片之間打通無數根微型“電梯井”，讓資料可以直接“上上下下”，傳輸距離從幾釐米縮短到幾微米！混合鍵合（Hybrid Bonding）：這是一種超精密的“銲接”技術，能把不同晶片嚴絲合縫地粘在一起，讓它們工作起來就像一個整體。通過這種“垂直進化”，資料傳輸速度提升了百倍，功耗也大幅降低，完美解決了“堵車牆”的問題。從“水泥”到“特種鋼”：為“摩天大樓”選新材料傳統的晶片底板（矽中介層）就像普通水泥，扛不住AI計算的“高燒”。所以，我們正在尋找更耐熱、更穩定的“特種鋼”來做“地基”：碳化矽（SiC）：它的導熱能力是傳統矽的3倍多！就像給晶片穿上了一層“特種盔甲”，特別適合那些超級發燒的AI晶片，能把熱量迅速導走。玻璃基板（TGV）：別小看玻璃，這種特殊玻璃不僅平整度極高，絕緣性好，還能做得更薄，承載更多更密的電路。像英特爾（Intel）這樣的巨頭，就看好它成為下一代晶片的“超級底板”。三、 經濟學的帳：誰在為AI的“新世界”鋪路？在以前，封裝只是晶片製造流程中不起眼的“收尾工作”。但現在，它已成為AI晶片性能的關鍵。如果說在“More Moore”時代，光刻機是晶片行業的“皇冠”；那麼在“More than Moore”時代，先進封裝就是皇冠上那顆越來越閃耀的明珠。當一顆AI晶片近一半的性能提升和成本增量，都來自於先進封裝時，這個賽道自然成了兵家必爭之地。這正是中國半導體企業，在某些領域實現“彎道超車”的關鍵機遇！以下是A股在這個領域有硬實力的代表企業（僅為行業觀察，不構成投資建議）：1. 蓋樓的總包商：晶片封裝的“國家隊”長電科技 (600584)：國內晶片封裝龍頭老大，全球排名前三。他們掌握了XDFOI等最先進的2.5D/3D封裝技術，就像擁有了給晶片蓋“超級摩天大樓”的全套圖紙和施工能力。通富微電 (002156)：它跟AI晶片巨頭AMD深度合作。AMD的AI晶片賣得越好，通富微電的訂單就越多，就像繫結了一個“大客戶”，旱澇保收。2. 蓋樓的材料商：晶片“底板”的創新者深南電路 (002916) / 興森科技 (002436)：它們生產的ABF載板，是連接晶片和電路板的關鍵“底板”，就像摩天大樓的堅實地基。目前全球高端載板主要被日韓台壟斷，這兩家公司正在努力打破這種局面。沃格光電 (603773)：他們正在研究玻璃基板技術。如果說傳統的晶片底板是“普通磚頭”，那麼玻璃基板就可能是未來的“透明鋼材”，代表著行業最前沿的技術方向。3. 蓋樓的裝置商：晶片“連接”的“超級工匠”拓荊科技 (688072)：在晶片製造中，有一類裝置叫“薄膜沉積裝置”，是用來在晶片表面“刷油漆”的，非常精密。拓荊科技就是這個領域的專家，他們的裝置是實現晶片間“無縫連接”的關鍵工具。芯源微 (688037)：在晶片封裝中，需要把很多微小的“點點”連接起來。芯源微就是提供這種“點膠”和“顯影”裝置的，它們能把晶片之間的連接做得更精細、更可靠。 (晚笙筆記)

韓國 SK 海力士日前宣佈，將投資 19 兆韓元（約合 129 億美元）在韓國清州市建設一座先進晶片封裝工廠，項目計畫於今年 4 月動工、明年底完工。這一決定，是 AI 浪潮下儲存產業結構性變化的直接體現。以 HBM 為代表的高端儲存，本質上是一種高度依賴 3D 堆疊與先進封裝工藝的產品。無論是 TSV、微凸點，還是與 GPU、加速器的近距離互連，封裝環節已從“成本中心”轉變為決定性能、良率與交付節奏的關鍵變數。這也正是 SK 海力士此次選擇直接投資建設先進封裝廠、而非僅擴充前道製程的核心原因。在半導體產業版圖中，封裝曾長期被視為技術含量較低的後端環節，但隨著 AI 晶片、HBM、Chiplet 等技術路線的加速成熟，這一認知正在被徹底打破。尤其是在先進製程放緩、單位製程紅利遞減的背景下，封裝正經歷一場前所未有的價值重估。根據機構資料，全球先進晶片封裝市場規模預計將從 2025 年的 503.8 億美元增長至 2032 年的 798.5 億美元，復合年增長率達 6.8%。這一趨勢背後，是 AI 大模型訓練、高性能計算、自動駕駛以及雲與邊緣計算對高頻寬、低功耗、高整合度封裝方案的持續拉動。站在 2026 年初這個時間節點，不只是儲存廠商，越來越多頭部封裝與測試企業也已啟動新一輪先進封裝產能佈局。可以預見，在未來幾年內，“拼先進封裝產能、拼落地速度”將逐漸成為行業常態，並深刻影響 AI 晶片與高端儲存的競爭格局。台積電：加速擴張在先進封裝這條賽道上，台積電無疑是No.1。作為全球半導體製造的絕對龍頭，台積電不僅在晶圓代工領域佔據超過60%的市場份額，更憑藉深厚的技術積澱、強大的產能掌控力以及與客戶的深度繫結，在先進封裝領域建立起難以踰越的競爭壁壘，尤其是CoWoS（Chip-on-Wafer-on-Substrate），從2023年AI浪潮爆發以來，始終是封裝產業的焦點。目前台積電的目前已在代表2.5D封裝的CoWoS上形成三大技術分支：CoWoS-S採用矽中介層（Silicon Interposer）技術，適用於中小型晶片封裝；CoWoS-R則採用再分佈層（RDL, Redistribution Layer）技術，提供更大的設計靈活性；CoWoS-L是台積電針對超大型AI晶片開發的產品。而在3D封裝領域，台積電推出了SoIC（System on Integrated Chips，系統整合單晶片）這一技術基於CoWoS與多晶圓堆疊（WoW, Wafer-on-Wafer）技術開發，相較2.5D封裝方案，SoIC的凸塊密度更高，可達每平方毫米數千個互連點，傳輸速度更快，功耗更低。除了以上兩種封裝外，台積電還悄悄佈局了CoPoS（Chip-on-Polymer-on-Substrate），其本質上是將CoWoS面板化，整合了CoWoS和扇出型面板級封裝（FOPLP, Fan-Out Panel Level Packaging）的優勢。首條試點產線定於2026年在VisEra廠區啟動，目標2026年中試產，2028年底全面達產。值得關注的是，有爆料稱台積電還計畫將SoIC與CoWoS進行技術融合，打造適配2奈米需求的混合封裝方案。這種“2.5D+3D”的組合拳，既能利用CoWoS的大面積封裝優勢，又能發揮SoIC的高密度互連能力，既能進一步提升晶片性能，又能最佳化成本結構、提升生產效率，具備廣闊的市場應用前景。在技術不斷改進升級的同時，台積電還在全力推進先進封裝產能擴充。根據供應鏈消息和多家機構預測，台積電產能規劃呈現出極為激進的增長曲線：2023 年底月產能約 1.5-2 萬片 12 英吋晶圓當量，市場供不應求；2024 年底提升至 4.5-5 萬片，增長 150% 以上；2025 年底目標 7-9 萬片，法人預估可達 9 萬片；到 2026 年底規劃達到 11.5-13 萬片，部分機構預測甚至高達 12.7 萬片。這意味著從2023年到2026年，僅用三年時間，台積電CoWoS產能就將增長6-8倍，年複合增長率超過60%。台積電還透露了細節：過去建一座CoWoS廠需要3-5年，現在已壓縮到1.5-2年，甚至三個季度內就要完成。而在產能佈局方面，目前台積電在台灣有多座先進封測廠，我們著重看一下近年來興建的幾座：竹南AP6廠是台積電的先進封裝旗艦基地。2023年6月正式啟用的這座工廠，是台積電首座實現3D Fabric整合前段至後段製程以及測試的全自動化工廠。目前竹南AP6廠已成為台灣最大的CoWoS封裝基地，承載著輝達、AMD等核心客戶的關鍵訂單。嘉義AP7廠主要負責下一代封裝技術。最初規劃建設2座CoWoS先進封裝廠，現已擴大至8座廠房的宏大規模。其中P1為蘋果專屬的WMCM（晶圓級多晶片模組）產線，P2、P3以SoIC為主，而CoPoS（Chip-on-Polymer-on-Substrate）暫定在P4或P5。整個廠區預計2028年開始量產，屆時將成為台積電先進封裝產能的又一重鎮。南科AP8廠則由舊廠改造而來。2023年8月，台積電斥資171.4億新台幣（約合37億人民幣）購買群創光電位於南科的4廠舊廠房，經過大規模改造後，於2025年下半年投產。供應鏈人士透露，該廠房未來的封裝產能將是竹南先進封裝廠的9倍，不僅承載CoWoS產線，未來扇出型封裝（InFO）以及3D IC等產線都可能進駐。除了台灣本土外，台積電近期還在在美國進行了佈局，其規劃在在亞利桑那州建設兩座專注於SoIC和CoPoS技術的先進封裝晶圓廠AP1和AP2，AP1聚焦3D堆疊技術（SoIC），AP2側重CoPoS技術，計畫2026年下半年開工，2028年底完工，雖然具體金額未公開，但業內估計兩座廠的總投資將超過50億美元。在產能和技術瘋狂擴張的同時，台積電也在進行組織架構的重大調整。在組織架構層面，台積電計畫任命首位先進封裝“總廠廠長”，實現旗下所有先進封裝廠區的統籌管理，這一舉措彰顯了其整合資源、聚焦核心業務的戰略意圖。現任台積電SoIC事業處處長陳正賢，憑藉深厚的行業資歷與卓越的管理業績，成為該職位的核心候選人。陳正賢曾歷任後端技術與服務副處長、竹南廠廠長等關鍵職務，在其主導下，SoIC事業處實現了技術突破與產能爬坡的雙重進展。如果出任該職位，陳正賢將全面整合台積電內部先進封裝資源，最佳化生產流程與資源配置，提升整體營運效率。其監管範圍將覆蓋InFO、CoWoS、WMCM、SoIC及CoPoS等全系列先進封裝產線，推動多技術路線的協同發展，助力台積電實現先進封裝業務的規模化、高品質增長。對於台積電而言，它的領先不僅是技術優勢，更是技術、產能和客戶生態的結構性霸權，多種技術的佈局，配合快速擴產，以及組織架構的深度整合，台積電成功將先進封裝從後端工序升級為前端戰略業務，其主導地位短期內幾乎不可撼動。日月光：借勢而起在先進封裝快速發展的同時，日月光作為全球最大的專業封測代工廠，同樣受益頗多，2025 年先進封裝相關業務在其封裝、測試及材料（ATM）業務佔比超過六成，先進封裝不再只是高端增量，而是成為了這家代工廠的發展主力。在 CoWoS 體繫上，日月光深度承接台積電產能外溢，重點切入 CoWoS 後段（oS）封裝與測試環節，客戶涵蓋輝達、AMD、博通及 AWS 等 AI 與伺服器晶片大廠。與此同時，日月光還通過 FOCoS（Fan-Out Chip on Substrate）建構自主 2.5D 封裝平台。該技術可顯著縮短電氣路徑、提升頻寬密度，被定位為 CoWoS 的成本與產能替代方案，預計 2026 年下半年進入量產，主要面向 AI 與資料中心晶片客戶。值得注意的，還有日月光對 FOPLP（扇出型面板級封裝） 的持續押注。其已在該技術上深耕超過十年，面板尺寸從早期的 300×300mm 推進至 600×600mm，並於高雄廠區投資約 2 億美元建設量產線，計畫 2025 年完成試產、2026 年進入客戶認證與商業化階段。而在產能擴張上，日月光的擴產也並非集中於單一廠區，而是以高雄為中心，形成多廠協同、梯次展開的佈局格局。其中最具標誌性的項目是 K28 新廠。該廠於 2024 年 10 月動土，規劃於 2026 年完工，技術定位直指 CoWoS 等先進封裝，核心目標是承接 GPU 與 AI 晶片持續放量帶來的高速需求。而與 K28 對應的是 K18 廠房的補位角色。日月光於 2024 年自宏璟建設購入高雄楠梓 K18 廠房，並在下半年追加超過新台幣 50 億元的再投資，用於匯入晶圓凸塊（Bumping）與覆晶封裝（Flip Chip）等製程。在此基礎上，日月光進一步啟動 K18B 新廠 工程，追加約新台幣 40 億元投資，持續加碼高雄產能。此外，日月光還通過收購穩懋位於南部科學園區高雄園區的廠房，收購重整塑美貝科技廠區，借助產業聚集與政策資源，進一步擴充半導體先進封裝產能。在高雄之外，日月光還在加速建設矽品中科廠與虎尾廠的新 CoW（Chip on Wafer），虎尾廠預計 2025 年進入量產階段。這些產線主要對應 CoWoS 前段製程，與日月光既有的後段封裝產線形成協同，提升整體交付能力與靈活度。除了台灣本土外，日月光也在海外加速佈局。其中最成熟、也最關鍵的是馬來西亞檳城。自 1991 年起，日月光便在當地深耕封測業務，覆蓋消費電子、通訊、工業與車用半導體等多個領域。2025 年 2 月，日月光第四、第五廠正式啟用，總投資約 3 億美元，主要服務車用半導體與生成式 AI 晶片需求。與此同時，日月光還通過租賃約 20 英畝土地，追加投資擴充檳城的先進封裝產能，進一步鞏固海外封測產能。在上述佈局推動下，日月光對 CoWoS 相關產能給出了清晰的放量節奏：到 2024 年底，月產能約為 3.2–3.5 萬片 12 英吋晶圓當量；至 2025 年底，規劃提升至 7.2–7.5 萬片，年產能實現翻倍增長。疊加 FOCoS 與 FOPLP 產線的逐步投產，2026 年日月光在先進封裝領域的總體供給能力，將出現一次結構性的躍升。在先進封裝的浪潮中，日月光已從單純的產能承接者，進化為具備自主技術話語權的關鍵參與者。一方面深度繫結台積電，通過承接 CoWoS 外溢需求穩固 AI 巨頭供應鏈地位；另一方面，通過押注 FOCoS 與 FOPLP 等差異化技術，在未來，日月光可能會與台積電形成既互補又競爭的“雙寡頭”格局，共同主導全球先進封裝的未來走向。安靠：持續提速在先進封測賽道中，美國的安靠（Amkor）憑藉穩固的市場地位與精準的戰略佈局，成為僅次於日月光的全球第二大封測企業，其圍繞先進封裝的擴張步伐同樣在持續提速。首先在技術路線上，安靠並未侷限於單一方案，而是針對性佈局多元技術以覆蓋不同場景需求，其中與英特爾的EMIB技術合作成為重要突破。2025年4月，雙方簽署EMIB技術合作協議，安靠韓國仁川松島K5工廠被選定為合作落地基地，搭建尖端EMIB封裝工藝產線，這也是英特爾首次將自有AI封裝工藝對外外包。EMIB技術捨棄大面積昂貴中介層，通過內嵌矽橋實現晶片互連，相較台積電CoWoS具備良率更高、成本更優的優勢，適配Google、Meta等雲端企業自研ASIC晶片需求。此次合作不僅是產能互補，更聚焦技術協同升級。安靠將依託松島工廠先進裝置與成熟封裝基礎設施，承接英特爾自有晶片及外部訂單封裝業務，為英特爾下一代EMIB-T技術量產鋪路。EMIB-T融合矽通孔（TSV）技術，可提升晶片速度與性能，支援HBM4/4e等新技術，是英特爾佈局AI半導體領域的核心戰略之一。雙方合作既擴大了EMIB技術的商業化應用，也強化了安靠在2.5D封裝賽道的多元技術支撐能力。在與英特爾的合作之外，安靠也在美國本土產能上持續加碼。2025年8月28日，安靠宣佈對亞利桑那州皮奧里亞市先進封測設施項目進行重大調整，選址不變但佔地面積從56英畝擴至104英畝，規模近乎翻倍，彰顯對先進封裝需求的加碼佈局。業界認為，此次調整貼合美國半導體供應鏈結構變化，前端晶圓廠投資熱潮下，後端封裝環節長期滯後，安靠該項目成為美國最具雄心的外包封裝項目，標誌著本土產業政策從前端製造延伸至後端封測。項目總投資由此前17億美元增至20億美元（約142.5億元人民幣），預計2028年初投產，將創造超2000個就業崗位，雖較原2027年底投產計畫推遲，但產能與定位更清晰，聚焦高性能先進封裝平台。新工廠將重點支撐台積電CoWoS與InFO技術，適配輝達資料中心GPU及蘋果自研晶片需求。雙方已簽署諒解備忘錄，台積電將菲尼克斯晶圓廠部分封裝業務轉移至安靠，規避跨洋運輸周轉耗時，首次在美國形成晶圓製造+封裝的本地閉環。蘋果已鎖定為該廠首家且最大客戶，為美國先進封裝能力背書。在海外佈局上，安靠精準卡位歐洲市場，於2023年2月與格芯達成深度戰略合作，共建大規模封裝項目。雙方約定將格芯德國德累斯頓工廠的12英吋晶圓級封裝產線整體轉移至安靠葡萄牙波爾圖工廠，該產線月產能可達2萬片12英吋晶圓當量，項目於2024年啟動裝置偵錯，2025年進入小批次試產階段，預計2026年實現滿產，滿產後可滿足歐洲地區40%的汽車電子晶圓級封裝需求。此外，安靠延續在亞洲市場的產能深耕優勢，目前在韓國、台灣、馬來西亞等地設有8座核心工廠，合計佔全球總產能的65%。值得關注的是其在台灣的桃園工廠，主要聚焦先進封裝，月產能1.8萬片，專門配套台積電台灣廠區的晶圓代工訂單，受益於台積電CoWoS產能擴張，該工廠2025年第三季度銷售額同比暴漲75%。可以看到，安靠的擴張始終緊扣行業趨勢與政策導向，在美國大力推動本土半導體產業鏈建設、歐洲加速汽車電子供應鏈自主化的背景下，其產能佈局既契合區域政策需求，又精準捕捉汽車電子、AI算力晶片等核心增長點。大陸廠商：積極佈局在全球先進封裝產業競爭白熱化的當下，中國大陸廠商同樣不甘示弱，正以更積極的姿態投入技術研發與產能建設，通過持續擴產、佈局海外與強化產業鏈協同，逐步在高端封測領域站穩腳跟。甬矽電子作為專注於中高端先進封裝的廠商，甬矽電子已建構起了高密度細間距凸點倒裝（FC）、系統級封裝（SiP）、晶圓級封裝（Bumping 及 WLP）等五大核心產品體系。而在近期，為進一步完善海外戰略佈局，推動海外業務發展處理程序，甬矽電子宣佈啟動總投資不超過 21 億元的馬來西亞積體電路封裝測試生產基地項目。其表示，馬來西亞是全球半導體封測產業的重要聚集地，尤其是檳城州已形成成熟的半導體產業叢集，吸引了眾多國際晶片大廠佈局，產業協同優勢顯著。甬矽電子選擇在此建廠，正是看中當地完善的產業生態、優越的區位優勢與豐富的人才資源，能夠有效貼近海外客戶，提升響應效率，進一步擴大海外市場份額，提升全球營收佔比，鞏固行業地位。從業務佈局來看，該項目主要聚焦系統級封裝（SiP）產品，下游覆蓋AIoT、電源模組等熱門領域，精準契合當前半導體市場的需求熱點。依託在積體電路封裝測試領域的技術積累與研發能力，甬矽電子能夠為海外客戶提供高品質的封裝測試服務，滿足客戶對產品性能與可靠性的嚴苛要求，進一步深化與海外大客戶的戰略合作。長電科技長電科技作為全球第三、中國大陸第一的半導體封測企業，在先進封裝領域佈局深遠，已建構覆蓋 Chiplet、HBM、2.5D/3D 整合、Fan-Out 的全技術平台，技術實力穩居全球第一梯隊。而近期，長電科技在先進封裝的汽車電子賽道突破備受關注。2025年12月，其旗下車規級晶片封測工廠“長電科技汽車電子（上海）有限公司（JSAC）”如期通線，標誌著長電科技在車規級封測領域實現關鍵佈局，為切入新能源汽車與智能駕駛核心供應鏈奠定基礎。該工廠坐落於上海臨港新片區，佔地 210 畝，一期建設 5 萬平方米潔淨廠房，自 2023 年 8 月開工以來，歷經兩年完成施工與裝置偵錯。工廠配備業內領先的自動化產線，引入 AI 缺陷檢測與全流程追溯系統，嚴格遵循零缺陷標準，全面滿足 AEC-Q100/101/104 車規認證要求，可提供覆蓋封裝與測試的一站式服務。據瞭解，目前多家國內外頭部車載晶片客戶已在JSAC推進產品認證與量產匯入，覆蓋智能駕駛、電源管理等核心領域，充分驗證了長電科技在車規級封測領域的技術實力與市場認可度。通富微電同樣是國內頭部封裝廠，通富微電的先進封裝佈局以技術突破與大客戶繫結為核心，早年間便通過收購 AMD 蘇州、檳城工廠形成戰略協同，獨家承接 AMD 超過 80% 的 CPU/GPU 封測訂單，為先進封裝技術迭代提供了穩定的應用場景。值得關注的是，通富微電在先進封裝領域的擴張動作尤為積極，近期發佈公告，擬向特定對象發行 A 股股票募集資金總額不超過 44 億元，精準投向四大核心領域，以破解產能瓶頸、最佳化產品結構。其中，汽車等新興應用領域封測產能提升項目擬投入 10.55 億元，總投資約 11 億元，建成後年新增產能 5.04 億塊，將進一步強化公司在車載封測領域的佈局，契合全球車規級半導體市場 11.51% 的年增長率需求；儲存晶片封測產能提升項目擬投入 8 億元，年新增產能 84.96 萬片，將承接 AI、新能源汽車驅動下的儲存晶片需求增長，把握儲存市場 12.34% 的年均複合增長機遇；晶圓級封測產能提升項目擬投入 6.95 億元，新增晶圓級封測產能 31.20 萬片及高可靠車載品封測產能 15.73 億塊，適配高端晶片對高性能、小型化的需求；高性能計算及通訊領域封測產能提升項目擬投入 6.2 億元，年新增產能 4.8 億塊，聚焦倒裝封裝與 SiP 技術，匹配 AI 算力與通訊晶片的封測需求。憑藉與 AMD 等國際大客戶的深度繫結，以及在本土市場的持續拓展，通富微電正加速向高端封測市場衝刺。從單極到多元在全球先進封裝格局中，儘管各大廠商都在加速擴產，但台積電的主導地位短期內仍難以撼動。憑藉 CoWoS、SoIC 等領先技術以及持續迭代能力，台積電在 AI 晶片封裝領域幾乎形成技術壟斷；其從先進製程到封裝的一體化服務模式，進一步強化了客戶粘性，尤其是與輝達等巨頭深度繫結後，其他廠商在短時間內難以替代。不過，其他專業封測廠正通過差異化路徑尋求突破。它們在產能配置上更靈活，能夠滿足不同客戶的定製化需求，在部分應用場景中也具備更強的成本競爭力；同時，這些廠商積極佈局 FOPLP 等下一代技術，試圖在未來封裝路線中搶佔先機。封裝廠商的集體擴張，本質上是對 AI 時代算力需求的一次行業級押注，在這場馬拉松式的競爭中，只有那些能夠在技術創新、成本控制與客戶服務之間找到最佳平衡點的企業，才能真正笑到最後。展望 2026-2027 年，當新增產能陸續釋放、供需關係重新平衡、技術路線逐漸清晰，我們將看到這場擴張浪潮的真正贏家。而對於整個半導體產業而言，先進封裝從 “配角” 到 “主角” 的轉變，已經成為不可逆轉的趨勢。 (半導體行業觀察)