#封裝
玻璃基板+TGV,開啟 CoPoS 先進封裝新時代
AI 大模型與超算算力需求的爆發式增長,正在將半導體先進封裝推向技術變革的臨界點。傳統晶圓級 CoWoS 封裝在尺寸上限、材料利用率、高頻性能上逐步逼近物理瓶頸,以玻璃基板為核心載體、TGV(玻璃通孔)為垂直互連核心的 CoPoS(Chip-on-Panel-on-Substrate,面板級封裝)技術快速崛起,推動先進封裝從 “圓形晶圓時代” 邁入 “方形面板時代”,成為支撐 Chiplet 異構整合與 HBM 高頻寬儲存的關鍵技術。 從 CoWoS 到 CoPoS,封裝形態的 “化圓為方” 過去數年,以台積電 CoWoS 為代表的 2.5D 晶圓級封裝,成為算力晶片的標配技術。但隨著單顆 AI 晶片整合的電晶體數量突破千億級、HBM 堆疊層數向 12-16 層演進,封裝尺寸持續擴張,傳統 300mm 圓形矽晶圓的短板日益凸顯。圓形基材切割方形晶片天然存在邊角浪費,面積利用率僅約 65%;受光罩尺寸限制,單顆封裝最大面積逼近 9.5 倍光罩的物理天花板;高純矽中介層成本居高不下,單片成本已佔封裝總成本的一半以上。 CoPoS 技術的核心思路是,將封裝載體從圓形矽晶圓取代為大面積矩形面板,實現封裝產能與尺寸的提升。根據行業公開技術路線,CoPoS 面板規格覆蓋 310×310mm、515×510mm 至 750×620mm 多個檔位,最大面板的可利用面積是 12 英吋晶圓的 5-8 倍,材料利用率可提升至 90% 以上,單位封裝成本降低 20%-30%。