2027年破1500億美元！全球300毫米晶圓裝置支出預計將在2027年增長14%，達到1510億美元。SEMI今日在其最新的300毫米工廠展望中報導，全球300毫米晶圓裝置支出預計將在2026年增長18%，達到1330億美元，2027年增長14%，達到1510億美元。這一強勁增長反映了資料中心和邊緣裝置對AI晶片需求的激增，以及通過本地化工業生態系統和供應鏈重組，關鍵區域對半導體自給自足的日益承諾。展望未來，報告預測投資將持續增長3%，2028年達到1550億美元，2029年將再增長11%，達到1720億美元。SEMI總裁兼首席執行長Ajit Manocha表示：“人工智慧正在重塑半導體製造投資的規模。”“全球300毫米晶圓裝置支出預計2027年首次突破1500億美元，行業正對推動人工智慧時代所需的先進產能和韌性供應鏈做出歷史性且持續的承諾。”細分到各領域，邏輯與微系統類股預計將引領裝置擴張，從2027 年至 2029 年期間總投資額達 2280 億美元，這主要歸因於受次 2 奈米尖端產能投資推動的晶圓廠領域強勁需求。先進節點技術對於提升晶片性能與能效至關重要，從而滿足各類 AI 應用對晶片設計的嚴苛要求。預計更多先進節點技術將於 2027 年到 2029 年進入量產階段。此外，AI 性能的改善預計將推動各類邊緣 AI 裝置的顯著增長。除先進節點外，所有節點以及各類電子器件的需求預計也將溫和增長，從而為對成熟節點的投資提供支撐。記憶體領域預計將成為裝置支出中的第二大類別，從2027 年至 2029 年期間總支出將達到 1750 億美元。這段時期標誌著該領域進入一個新的增長周期。在記憶體類別內，DRAM 裝置支出預計將從 2027 年到 2029 年累計達到 1110 億美元，而同期 3D NAND 裝置支出則估計為 620 億美元。由於人工智慧訓練和推理的需求，對記憶體的需求顯著增加。人工智慧訓練顯著推升了對高頻寬記憶體（HBM）的需求，而模型推理則對儲存容量形成了巨大需求，從而推動了資料中心中NAND快閃記憶體應用領域的增長。這種強勁的需求導致記憶體供應鏈在短期及長期內持續面臨高額投資，有助於緩解因傳統記憶體周期波動可能帶來的衰退影響。從 2027 年至 2029 年期間，全球 300 毫米晶圓廠裝置投資預計仍將廣泛分佈於各主要半導體製造區域，這反映出先進節點擴展、儲存器容量增加以及政策支援的供應鏈本地化等多種因素的綜合作用。預計中國大陸、台灣、韓國以及美洲地區在此期間都將出現顯著的支出水平，而日本、歐洲及中東地區以及東南亞地區則將繼續從相對較小的基數上持續擴大投資。在中國大陸，投資預計將繼續受到國內產能持續擴大以及旨在增強半導體製造能力的國家計畫的支撐。在台灣地區，支出預計將主要受到領先型晶圓廠產能持續擴張的推動，包括 2 奈米及以下技術。韓國的投資前景仍與記憶體領域緊密相關，該領域的人工智慧相關需求正支撐著新一輪的產能與技術升級周期。在美洲，支出預計會受到先進工藝擴展以及更廣泛強化國內製造業生態系統的努力的支撐。半導體裝置產業正站在技術變革與市場重構的關鍵節點，未來五年將迎來前所未有的機遇與挑戰。此外，先進封裝技術正在從"配角"變為"主角"，為半導體裝置市場創造新的增長極。隨著摩爾定律趨緩，先進封裝接棒前道先進製程成為後摩爾時代提升晶片性能的主力軍，尤其是CoWoS、InFO、SoIC等異構整合技術。先進封裝，尤其是高端封裝的實現越來越依賴前道技術，可以說先進封裝是前道工序的衍生，在晶圓上通過矽通孔技術(TSV)和重布線層(RDL)分別實現縱向和橫向的互聯，需要使用薄膜沉積和刻蝕裝置。這一趨勢使得傳統前後道裝置的界限變得模糊，也為裝置企業帶來新的業務機會。 (半導體材料與工藝裝置)

3月29日消息，或許是受Google最新發佈的TurboQuant記憶體壓縮技術影響，近日亞馬遜和新蛋（Newegg）等美國主流電商平台DDR5記憶體條價格普遍大幅下降，降幅最高可達29%。比如，在亞馬遜平台，海盜船（CORSAIR）的復仇者(VENGEANCE) 32GB DDR5- 6400現價約379.99 美元，較近期約490美元的高點下跌了近29%；海盜船16GB DDR5-5200目前的價格約219.99美元，相比之前的歷史最高價260美元跌去了18.2%。其他零售網站或其他品牌也能找到價格相近的DDR5記憶體條產品，但海盜船的DDR5記憶體條產品的降價幅度似乎比其他廠商更大。比如，新蛋的Patriot Viper Venom 32GB (2 x 16GB) 288 針 DDR5 6000的PC記憶體條售價369.99 美元；Patriot Viper Venom  16GB DDR5-5600亞馬遜售價219.99 美元。外界認為，而這波DDR5記憶體條現貨市場大降價的關鍵，似乎是受到了Google近期推出的TurboQuant記憶體壓縮技術的影響。近日，Google公佈的全新AI內存壓縮技術“TurboQuant”，引發了業界的極大關注。該技術宣稱能在不犧牲模型精準度的前提下，將生成式AI推理階段最吃資源的“鍵值快取”（KV Cache）空間需求減少到原來的1/6，並讓計算速度暴增8倍。這一突破性的技術，也引發了整個市場對於記憶體需求將斷崖式下跌的擔憂，美光、Sandisk、西部資料等儲存相關美股紛紛大跌。雖然GoogleTurboQuant記憶體壓縮技術確實可能會導致一些推理AI應用在同等性能下對於記憶體的需求降低，但是市場對於記憶體的總體需求可能並不會大幅減少，反而可能會因為記憶體容量對AI性能的限制的弱化，刺激AI推理應用的加速部署。知名投行摩根士丹利就認為市場可能忽視了“效率提升帶動總量增長”的經濟規律。當AI計算所需的記憶體成本降低到原本的1/6，這將會使得原本因記憶體太貴而無法上線的AI應用（如長文字翻譯、複雜程式碼生成）需求大規模爆發，反而會填補、甚至超越被壓縮掉的記憶體缺口。而且，TurboQuant主要最佳化的是“推理階段”的快取，並非“訓練階段”的模型權重。因此，對於支撐AI核心訓練的HBM（高頻寬內存）採購邏輯影響相對有限。所以，此次DDR5記憶體條現貨市場的降價，可能是部分大量囤貨的現貨商由於“TurboQuant”影響下的風險控制，所出現的短期拋售行為，並非市場的供求關係真正出現了逆轉。近幾個季度以來的DRAM價格上漲，主要是由於AI資料中心市場需求激增所驅動，在此背景之下，三大DRAM原廠將更多的產能轉向了利潤率更高的資料中心DRAM產品，使得面向智慧型手機和PC的DDR產品供應減少，導致這類產品的價格持續上漲。摩根士丹利今年3月中旬的一份報告顯示，今年第一季度，DRAM與NAND合約價較去年第四季再度飈升80%至90%。在現貨市場，DRAM價格更是在30天內暴漲160%，兩個月內的漲幅更是高達260%。不過，目前出現的這一波DDR5記憶體條現貨市場降價仍被使用者視為積極訊號，畢竟此前DDR5記憶體價格已連續數個季度上漲，給裝機使用者帶來不小壓力，尤其是遊戲玩家和內容創作者，對記憶體價格的持續上漲更是怨聲載道。 (芯智訊)

全球儲存格局生變。2026 年 3 月 26 日，美國 ITC 正式立案。針對NAND 快閃記憶體、DRAM 儲存晶片啟動 337 調查，案號 337-TA-1492。矛頭直指儲存巨頭。日本鎧俠全體系、韓國 SK 海力士及旗下美企，悉數列為被告。調查緣起專利圍剿。2 月 17 日，美國 MonolithIC 3D 發起投訴。指控涉案儲存晶片侵犯其 8 項美國專利，訴求發佈有限排除令與禁止令。調查節奏極快。ITC 將在 45 天內敲定結案期限。救濟令一經發佈，60 日即生終局效力，直指儲存晶片在美市場准入。337 調查涉案企業整理本次 337 調查主要針對日本鎧俠（Kioxia）及韓國 SK 海力士旗下多家關聯企業，具體涉案主體如下：鎧俠（Kioxia）系Kioxia Holdings Corporation（日本東京）Kioxia Corporation（日本東京）Kioxia America Inc.（美國加州聖何塞）Kioxia Engineering Corporation（日本名古屋）Kioxia Iwate Corporation（日本岩手）Kioxia Systems Co., Ltd.（日本神奈川）Kioxia Semiconductor Taiwan Corporation（台灣台北）SK 海力士系SK hynix Inc.（韓國京畿道）SK hynix America Inc.（美國加州聖何塞）SK hynix Memory Solutions America Inc.（美國加州聖何塞） (第一快閃記憶體)

電腦手機都買好了嗎？韓國媒體《先驅報》報導，根據市場調研機構 Counterpoint Research 在11日舉行的線上研討會上的最新報告，全球記憶體（DRAM）與快閃記憶體（NAND）價格正迎來史詩級暴漲，部分通用產品的價格甚至在短短一個季度內翻了三倍。Counterpoint 的資料顯示，受 AI 基礎設施建設對算力的極度飢渴影響，儲存市場的供需天平已徹底失衡。以春節為節點，伺服器常用的 64GB DDR5 模組價格較前一季度飆升了 150%，手機端的 12GB LPDDR5X 漲幅達 130%。更令人錯愕的是，即便是不再是主流的筆記本用 8GB DDR4 記憶體，其價格也由於產能向高端轉移而暴漲了 180%。不僅是 DRAM，NAND 快閃記憶體系列產品的漲幅也維持在 130% 至 150% 之間，這種全線飄紅的態勢在行業史上極其罕見。針對這一困局，Counterpoint 認為即便三星電子和 SK 海力士今年砸下近 90 兆韓元（約合 4900 億人民幣）進行產能擴張，依然無法在短期內填平缺口。分析師黃敏成指出，雖然各大巨頭今年的生產規模將增長約 25%，但真正的有效供應量釋放要等到 2027 年下半年。這意味著，這場“晶片荒”可能還要持續兩年之久，價格在今年下半年幾乎沒有回呼的可能。在備受關注的 HBM 領域，競爭格局也在發生微妙變化。SK 海力士在 HBM3e 時代曾佔據約 60% 的市場份額，但在下一代 HBM4 的爭奪中，三星電子似乎正憑藉更早的量產進度和認證優勢實現反超。海力士由於在部分高性能產品的適配上遭遇技術調整，目前正處於追趕狀態。此外，報告還特別警告了我們國記憶體儲勢力的崛起，CXMT 長鑫的市佔率有望在 2028 年突破 10%，而NAND製造商 YMTC 長江儲存已經佔據了全球13% 的市場份額，成為老牌巨頭們不可忽視的競爭對手。《先驅報》還指出，由於雲服務商（Hyperscalers）的採購需求依然維持在高位，儲存廠商已開始將主要精力轉向高利潤的 AI 定製化產品，甚至不惜壓縮部分通用記憶體的生產計畫。對於普通消費者而言，在“晶片漲價潮”與“電費普漲”的雙重壓力下，未來一兩年的電子產品購買成本恐怕將持續維持在高位。 (AMP實驗室)

在2月20日舉行的虛擬投資者會議上，SK海力士向高盛透露了儲存市場的最新動態。SK海力士在高盛電話會上釋放強烈訊號：儲存行業已全面進入賣方市場。受AI真實需求驅動及潔淨室空間受限影響，今年儲存價格將持續上漲。公司透露目前DRAM及NAND庫存僅剩約4周，且沒有任何客戶能完全滿足需求。隨著2026年HBM產能售罄，標準型DRAM的極度短缺正顯著提升供應商議價權，產業鏈已開啟長期合約談判以鎖定未來供應。在AI需求爆發與供應瓶頸的共振下，儲存晶片正全面進入“賣方市場”，海力士明確表示今年所有客戶的需求都無法得到完全滿足，價格上漲已成定局。 (芯榜)

邊緣計算和雲端運算對儲存需求的激增，正推動各類應用對大容量快閃記憶體的需求持續攀升。3D NAND技術每12至18個月發佈一次，其擴展速度在替換率和性能提升方面超越大多數其他半導體器件。每推出新一代產品，NAND供應商都能實現讀寫速度提升50%、位密度提高40%、延遲降低以及能效增強。3D快閃記憶體製造商通過堆疊和連接儲存單元來維持這種驚人速度，這些儲存單元通過微小的深溝槽進行連接，且每一代產品都會變得更小更深。一項突破性技術——低溫蝕刻技術，能在僅100奈米的開口中鑽出數十億個深度達10微米的溝槽孔，且具有近乎垂直的輪廓。在注重能效和可持續性的行業中，這些創新蝕刻工具的設計目標是能耗僅為傳統低溫方案的一半，同時將碳排放量降低80%以上。在NAND刻蝕工藝中，關鍵挑戰在於如何在保持合理刻蝕速率的同時，確保從溝道頂部到底部的垂直輪廓均勻。建模技術在最佳化工藝配方方面發揮著日益重要的作用，以確保儲存孔內部的垂直輪廓無CD變化、無彎曲變形、無孔形畸變。即便資料集有限，人工智慧也能助力最佳化這些特徵的輪廓。這些儲存孔輪廓之所以至關重要，是因為其均勻性直接關係到NAND性能——具體表現為讀寫速度和程式設計/擦除效率。3D NAND晶片的主要生產商包括三星電子、西部資料、Kioxa（東芝旗下）、SK海力士等企業。通過採用更薄的二氧化矽與氮化矽交替層疊結構（ON），每代產品可增加30%的字線數量。隨後，深反應離子刻蝕（DRIE）技術會在晶片表面鑽出數十億個高縱橫比圓柱體（縱橫比超過50:1）。DRIE反應器能優先實現離子垂直定向，從而建構深溝槽隔離、矽通孔、MEMS腔體等垂直結構的平行排列。在NAND快閃記憶體中，若這些特徵的原子級輪廓與目標參數存在微小偏差，就會導致器件電學性能下降，不僅降低良率和性能，還可能影響可靠性。在100奈米孔徑、10微米深度的蝕刻工藝中，允許的輪廓偏差僅為10奈米。“若將10奈米的輪廓偏差作為深度的函數來考量，其偏差率不足0.1%，這一表現確實令人驚嘆，”藍思科技全球蝕刻產品副總裁金泰元表示。3D NAND技術的規模化發展路徑主要通過三種方式實現。首先，快閃記憶體單元可採用更緊密的排列方式（x和y方向縮放），或通過垂直連接進行堆疊。自2014年行業從2D轉向3D NAND以來，製造商主要在垂直方向進行整合，同時將邏輯電路置於儲存陣列下方以進一步縮小晶片尺寸（稱為陣列下晶片， CUA）。其次，晶片製造商在不增加面積的前提下，通過提升每個單元的儲存位數實現技術突破——從單位元發展到4位元（四態單元）甚至更高，從而顯著增加電壓狀態的數量。我們是如何走到這一步的？NAND晶片製造商之間的競爭異常激烈，他們致力於在每個製造步驟中實現卓越的均勻性和可重複性。其中關鍵工藝是儲存孔溝槽刻蝕。其他重要的高縱橫比NAND刻蝕工藝包括：槽口，用於隔離字線的蝕刻區域，確保電路正常運作；多層觸點，連接不同金屬布線層的孔洞； 樓梯結構，各層字線的接入通道。垂直溝槽刻蝕工藝完成後，氧化層、捕獲層及多晶矽溝道會沿孔側壁沉積。這種結構常被稱為通心粉溝道。在大多數NAND儲存器產品中，垂直排列的電荷陷阱單元已取代了原先位於源極/漏極上方的浮柵（FG）電晶體。儘管這兩種器件的工作原理相似，但電荷陷阱單元位於柵氧化層（源極與漏極之間）沉積的氮化物層中，本質上是一種內部含有氮化矽陷阱層的垂直MOSFET器件。當完成單元陣列後，晶片製造商通常會製作第二層或堆疊結構，這些結構隨後會被串聯起來。“但要確保貫穿這層約 30µm 厚的堆疊結構的線性直徑，會帶來越來越高的加工複雜度和成本，這對高堆疊沉積和高縱橫比刻蝕步驟提出了挑戰，”imec儲存工藝整合團隊的高級整合研究員薩娜·拉希迪指出。雖然採用多層短層結構可以減輕高縱橫比刻蝕工具的負擔，但也增加了成本和複雜度——特別是因為同一層中的多個儲存孔需要與第二層的孔對齊，以便後續連接。在必須對齊的短層結構與推動刻蝕性能以在ON堆疊中雕刻更深區域之間，存在著權衡關係。目前，NAND晶片供應商正採取雙層堆疊工藝：先在單層中整合儘可能多的儲存單元，再建構第二層。“另一個趨勢是將外圍CMOS電路最佳化到不同晶圓上，通過混合鍵合技術將其連接到儲存陣列堆疊，”拉希迪解釋道，“為控制不斷攀升的工藝成本，業界正推進垂直方向的進一步縮微，即所謂的z軸間距縮微。”為何要採用低溫工藝？傳統反應離子刻蝕工藝中，隨著微小孔洞內材料的不斷去除，刻蝕速率會逐漸下降。2010年代，刻蝕製造商開始探索低溫處理技術（0℃至-30℃），試圖通過低溫工藝與替代化學試劑的結合，既提升反應離子刻蝕系統的處理效率，又能最佳化垂直結構的垂直剖面。通過保持晶圓低溫，高能氟離子和氧離子承擔了去除氧化物-氮化物層及相關雜質的主要任務。“較低的溫度抑制了不必要的側壁刻蝕，同時增強了離子遷移率和轟擊效果，”Lam Research的Kim表示。該超低溫環境是通過在刻蝕平台上使用低溫機以及對晶圓進行氦氣冷卻實現的。從化學機制來看，蝕刻速率的提升源於表面擴散增強和中性物質物理吸附的增加。關鍵在於工藝工程師需要控制孔洞頂部聚合物的形成，這會阻礙離子流到達特徵底部。“通過精準調控晶圓溫度和氣體化學成分來控制孔洞輪廓，這種調控方式利用了蝕刻側壁上中性物質從化學吸附向物理吸附轉變的溫度依賴性特徵，”金解釋道。所需的蝕刻深度持續增加。TEL的Yoshihide Kihara及其同事估計：“對於未來具有超過400層的代際產品，為了維持當前的雙層堆疊結構，至少需要 8µm /層深度的儲存通道孔蝕刻。”[2]替代化學技術在降低碳足跡的同時實現了更快的蝕刻速率和孔深。TEL補充道：“通過使用氫氟酸氣體進行蝕刻，可以大幅降低傳統氯氟烴氣體的分壓，因此與第一代低溫工藝相比，溫室氣體的碳足跡可減少84%。”該公司還發現少量含磷氣體（三氟化磷）可作為催化劑促進氫氟酸與二氧化矽之間的反應，在低溫操作下提高蝕刻速率。低溫蝕刻技術的必要性已顯而易見。金指出，藍思科技已在3D NAND應用的量產晶圓廠中安裝了1000個腔室。RIE可採用兩種反應器類型——電容耦合電漿體和感應耦合電漿體系統。通常，ICP更為常見，因其兩個電極可獨立控制離子能量和離子密度，而射頻偏置功率則加速活性物種進入空穴。目前有多家RIE（反應離子刻蝕）裝置供應商，包括應用材料公司、Plasma-Therm公司、牛津儀器公司和森泰克儀器公司，但在高產量製造的低溫刻蝕領域，藍思科技和TEL公司佔據主導地位。TEL於2023年推出了首款低溫刻蝕機，而藍思科技則在2024年7月推出了第三代低溫刻蝕機。藍思科技的金先生指出，這三代反應器採用了三種不同的化學工藝。成功刻蝕的另一個關鍵要素是用於形成孔洞和狹縫的光刻掩模。晶片製造商使用厚非晶碳硬掩模（通過 CVD 沉積），並在其上旋涂玻璃和光刻膠以形成硬掩模圖案。這種厚掩模能保護在刻蝕過程中應保留的ON/ON/ON區域。Lam Research公司還採用電漿體脈衝技術在刻蝕模式與鈍化模式間切換。刻蝕工藝的副產物至關重要，因其能鈍化側壁，防止特徵結構彎曲。垂直溝槽刻蝕的縱橫比已接近70:1，而向100:1縱橫比的過渡將面臨更嚴峻的控制挑戰。輪廓控制、人工智慧與蝕刻工藝配方建模技術在提升製造精度方面發揮著日益關鍵的作用。以NAND垂直溝道蝕刻工藝為例，其蝕刻配方的最佳化需要考慮30余項可調參數，包括溫度、氣體流量、功率、工藝時長等關鍵指標。由蔡成恩（Cheng-En Tsai）領導的Macronix公司工程師團隊，揭示了一種基於人工智慧的方法，用於最佳化垂直通道（VC）結構中蝕刻後的輪廓，以最小化形狀變形（包括晶圓中心、中部及邊緣區域），以最佳化蝕刻工藝配方，從而降低CD變異。該方法可減少配方開發相關的成本與時間投入。蔡及其同事報告稱：“半導體行業面臨的關鍵挑戰之一是在配方開發初期即實現晶圓消耗最小化，這對成本效益和加速產品開發周期至關重要。”該人工智慧程序能夠最佳化33個蝕刻參數，以降低頂部CD、弓形CD（最寬點）、CD畸變及CD條紋水平的變異。Macronix公司AI輔助調校方法的核心策略，是基於全面資料集對預訓練Transformer模型進行微調。該微調過程通過將機器學習演算法應用於實際晶圓和設計實驗（DOE）分割的小型資料集。“通過將預測的刻蝕參數輸入模型，最終獲得的VC剖面圖使系統能夠以高精度模擬和預測VC結構，”Macronix團隊強調了領域知識的作用。“為提高模型預測的精準性，我們根據領域專家知識設定了特定約束條件的預設參數。這一步驟對最佳化模型輸出至關重要，確保預測結果符合實際可行的刻蝕條件。”通過使用在VC剖面圖10多個深度位置進行的TEM斜切測量，記錄了關鍵尺寸（CD）變化，並由機器學習確定了33個刻蝕參數的最佳化值。“該方法不僅通過生成高精度刻蝕剖面圖提升了刻蝕結構質量，還為半導體行業帶來了顯著的成本節約。通過先進的最佳化技術，AI輔助調諧方法確保最終形成的VC架構在最小化形狀變形和保持對CDs的精準控制方面展現出卓越性能。“最重要的是，新工藝配方顯著降低了特徵失真，這與NAND的性能和可靠性直接相關。”“在初始工藝中觀察到的VC形狀嚴重失真時，會出現明顯的突變閾值電壓，這表明3D NAND程式設計過程中存在性能不穩定現象。”AI輔助蝕刻工藝徹底消除了這種閾值電壓行為，使得器件性能變得可預測且經過最佳化。未來工藝製程面臨怎樣的挑戰？為實現每代產品新增更多ON層，縮小字線間距（現有器件中約為40奈米）是合理選擇。但國際微電子公司（IMEC）研究團隊警示，當NAND製造商在現有材料上持續製程縮小時，將引發兩大物理問題——橫向電荷遷移與單元間干擾。電荷遷移和訊號干擾會降低閾值電壓、增強亞閾值擺動、減少資料保持時間，並增加程式設計/擦除電壓。“當進一步減薄字線層厚度時，電荷陷阱電晶體的柵極長度會相應縮短。結果，柵極對溝道的控制力逐漸減弱，導致相鄰單元間的靜電耦合增強。除了單元間干擾外，儲存單元在垂直方向上的縮小還會引發橫向電荷遷移（或垂直電荷損失）。被困在SiN層內的電荷傾向於通過垂直SiN層遷移，從而影響資料保持能力，”imec研究人員表示。為抑制單元間干擾，工藝改進方案之一是採用低介電常數空氣間隙替代氧化物介質作為字線間隔。值得注意的是，二維NAND器件此前已採用空氣間隙技術。但相較於平面結構，垂直結構中引入空氣間隙的工藝難度顯著增加。Imec近期開發出一種可重複的氣隙方案，該方案在沉積 ONO 堆疊前對柵間氧化層進行凹陷處理。“氣隙通過與字線自對準的方式引入，可實現精準定位並提供可擴展的解決方案。”該方案及其他類似方案將被研究人員和製造商繼續採用，以推進3DNAND的尺寸縮小。低溫蝕刻是RIE工藝的重要發展，它能形成極深極薄的腔體，用於3D NAND器件的垂直接觸、狹縫、階梯接觸和外圍接觸。晶片製造商正在最佳化30多個蝕刻參數，以確保從特徵頂部到底部的CD變化較小的垂直輪廓。隨著這項極具挑戰性的技術不斷拓展，工藝模擬與人工智慧輔助技術可在無需運行數百片開發晶圓的情況下，對配方最佳化發揮重要作用。此舉既節省成本又縮短上市時間。因此，該行業很可能將更多依賴虛擬製造來完成這些及其他關鍵製造步驟。 (銳芯聞)

高盛日前發佈的報告指出，2026-2027年全球儲存器市場將經歷史上最嚴重的供應短缺之一，DRAM、NAND和HBM三大品類供需缺口均大幅擴大。其中2026年DRAM缺口將創15年之最，NAND短缺規模亦達歷史高位，即便消費電子需求大幅下滑，伺服器市場的瘋狂吞噬能力仍將維持緊張格局。在DRAM方面，高盛預測2026年和2027年DRAM供不應求幅度將達到4.9%和2.5%，遠超此前預期的3.3%和1.1%，其中2026年的供應短缺將是過去15年以來最嚴重的一次。主要原因在於伺服器需求的爆發式增長，高盛將2026/2027年伺服器DRAM（不含HBM）需求預期上調6%/10%，預計將分別達到39%和22%。如果將HBM計算在內，伺服器相關DRAM需求將佔全球總需求的53%和57%。NAND市場同樣不容樂觀，預計2026年/2027年NAND供不應求幅度為4.2%/2.1%，這將是NAND行業歷史上最大規模的短缺之一。企業級SSD的需求是主因，高盛將2026年/2027年企業級SSD需求預期上調14%/14%，預計增長率將達到58%/23%，在全球NAND需求中的佔比將升至36%/39%。至於移動和PC端，預計2026年移動NAND需求將首次出現零增長，PC端2026年同樣預計零增長，均為歷史最低水平。而在AI領域不可或缺的HBM方面，高盛將其2027年市場規模上調至750億美元，儘管三星和SK海力士已在全速擴產，但仍趕不上GPU和ASIC晶片需求的增長速度，預計這兩年的供需缺口將保持在5.1%和4.0%的高位。對於PC玩家而言，最近一段時間可謂是最艱難的時期，聯想北美總裁Ryan McCurdy近期公開預警，敦促管道夥伴與消費者立即出手鎖定硬體，否則將面臨更嚴峻的市場局面。McCurdy在接受採訪時表示，若未來3至12個月內有剛性升級需求且對價格敏感，當下正是行動窗口。他透露，目前聯想分銷商與合作夥伴手中的庫存擁有“未來6至12個月內最具吸引力的產品定價”，暗示漲價潮遠未結束。還有一家美國整機商聲稱，硬體正以前所未見的速度從市場消失，長期來看供應短缺將比價格問題更令人頭疼。事實上，DRAM供應緊張預計至少持續到2027年，NAND快閃記憶體同樣不容樂觀，聯想作為全球前三的PC巨頭親自下場喊話，意味著行業下行周期將橫跨多個季度。對於普通玩家而言，2026年並非理想的裝機年份，但對於剛需使用者而言，在價格進一步失控和庫存徹底告罄之前，權衡手中的預算並果斷出手，或許才是最佳選擇。除了PC產品，對於記憶體價格持續走高的情況，有手機供應鏈人士表示，價格一時半會根本不會下來，並且現在記憶體廠商根本不會接受長約，這都給手機廠商的利潤帶來了不小的衝擊。甚至，有國內手機廠商內部人士表示，“現在記憶體價格漲的，我們都不知道怎麼更新產品了，如果儲存不變價格也不變，那必然是利潤受損甚至虧錢，如果一味的讓使用者買單也不太現實，我們甚至都考慮找回曾經的拓展儲存卡方案了。”畢竟2020年之前的手機，儲存都是靠拓展卡來升級的，大家更換起來也沒有什麼壓力，不過由於種種因素限制，這種設計也就慢慢消失了。(深科技)

有預測稱，計畫於明年實現商業化的下一代 NAND 快閃記憶體產品——高頻寬快閃記憶體 (HBF)，將在大約 10 年內超越高頻寬儲存器 (HBM) 市場，而 HBM 是人工智慧半導體的核心元件。2月3日，韓國科學技術院（KAIST）電氣電子工程系金正浩教授在首爾中區新聞中心舉行了“HBF研究內容和技術開發戰略簡報會”，並強調“隨著人工智慧的思考和推理能力變得重要，以及從文字介面向語音介面的過渡，所需的資料量必將呈爆炸式增長”。他解釋說：“如果說中央處理器（CPU）是個人電腦時代的核心，低功耗是智慧型手機時代的關鍵，那麼記憶體就是人工智慧時代的核心。”他還補充道：“HBM決定速度，HBF決定容量。”HBF是一種通過垂直堆疊NAND快閃記憶體來顯著提升容量的記憶體，主要用於長期儲存，與HBM類似。因此，近年來NAND快閃記憶體在半導體行業的重要性日益凸顯。隨著人工智慧代理服務的擴展，作為長期記憶的“鍵值”（KV）快取的作用也日益增強。過去，HBM承擔著這一角色，但越來越多的觀點認為，NAND快閃記憶體更適合承擔這一角色。在本次簡報會上，由被譽為“HBM之父”的金教授領導的KAIST TeraLab介紹了當前人工智慧技術的發展趨勢和記憶體路線圖。金教授是HBM基本概念和結構的構思者和設計者，HBM是韓國率先在全球範圍內成功實現商業化的核心人工智慧半導體技術。當天，金教授公佈了採用HBF的下一代記憶體架構。他展示了多種架構，其中包括一種在GPU兩側分別安裝4個HBM和4個HBF，總容量為96GB HBM和2TB HBF的架構；以及另一種架構，其中兩排分別安裝8個HBM和8個HBF，以處理更大的容量。金教授強調說：“HBM 將作為書架，HBF 將作為圖書館。”他補充道：“在書架上，您可以立即取出並查看您需要的書籍；而在圖書館裡，即使速度慢一些，您也可以一次查看更多的書籍。”金教授預測，由於HBM單靠自身無法滿足爆炸式增長的需求，業界勢必會採用HBF。目前的架構是將最多兩個圖形處理器（GPU）垂直連接，並在GPU旁邊安裝HBM來處理運算；而未來，通過將HBM和HBF結合使用，可以消除容量限制。金教授預測，“當CPU、GPU和記憶體有機地結合在單個基本晶片上的MCC（記憶體中心計算）架構完成時，所需的HBF容量將進一步增加”，並且從2038年起，HBF的需求將超過HBM。金教授表示：“我們正在與三星電子、SK海力士、閃迪等公司就HBF進行技術交流，並與AMD、Google、輝達等潛在客戶公司保持聯絡。”目前，三星電子、SK海力士和閃迪等全球企業正在加速HBM的研發。金教授認為，韓國國內企業佔據了更有利的地位。閃迪目前只專注於NAND快閃記憶體，而三星電子和SK海力士則同時具備HBM和封裝能力。他表示：“未來10到20年，隨著結構性變革的推進，韓國有望在人工智慧電腦領域佔據領先地位。”他補充道：“而HBM正是實現這一目標的基石。”具體來說，SK 海力士正在開發 HBF，目標是明年實現量產；而 SanDisk 於去年 7 月成立了 HBF 技術諮詢委員會。在今年的CES 2025上，NVIDIA也提出了一種解決NAND快閃記憶體瓶頸的方案，即直接連線據處理單元（DPU）和固態硬碟（SSD），將KV快取（即推理過程中積累的先前對話上下文）儲存在大容量SSD中，而不是HBM中。金教授強調，需要通過與NVIDIA、Google和AMD等大型科技公司合作來搶佔市場。金教授表示：“由於HBF工藝與現有的HBM工藝幾乎相同，最終將演變成一場技術速度的競賽。”他補充道：“對於全面商業化而言，那些服務會採用這項技術至關重要。”金教授認為，“繼 HBM 之後，韓國記憶體製造商也必須在 HBF 領域主動出擊，以免在人工智慧市場失去影響力”，並補充道，“以記憶體為中心的人工智慧時代即將到來”。兩大巨頭，挺進HBF隨著人工智慧市場轉向推理，三星電子和SK海力士正在開發高頻寬快閃記憶體（即所謂的高頻寬記憶體的擴展），儘管它們在人工智慧記憶體競賽的下一階段的策略有所不同。由於 HBM 現在是 AI 晶片的關鍵元件，這兩家韓國儲存器製造商正尋求在下一代儲存器周期中搶佔先機。一位要求匿名的業內人士表示：“由於需求疲軟和價格下跌，NAND 市場一直處於低迷狀態，但 HBF 一旦實現商業化，可能會在人工智慧資料中心開闢新的需求基礎。”據業內人士周三透露，三星電子和SK海力士在HBF（高頻寬快閃記憶體）領域採取了不同的策略。SK海力士堅持以HBM為核心的戰略，同時將基於NAND的HBF定位為一種補充解決方案。相比之下，三星則被視為正在重新定義這項技術在更廣泛的AI記憶體和儲存架構重組中的角色。HBM專為超高速計算而設計。而HBF則作為大規模資料儲存和高效傳輸的支撐層。它的速度約為HBM的80%到90%，容量卻是HBM的8到16倍，功耗卻降低了約40%。對於大型AI訓練和推理伺服器而言，HBF被廣泛認為是能夠緩解HBM瓶頸的“中層記憶體”。其主要優勢在於處理能力。HBM優先考慮處理速度，而HBF可以在更低的成本下實現高達10倍的處理量擴展，使其成為解決HBM價格和處理能力雙重限制的理想選擇。從結構上看，HBF 是通過堆疊多層 NAND 快閃記憶體製成的，類似於 HBM 由堆疊式 DRAM 構成。第一代產品預計將堆疊 16 層 32GB 的 NAND 快閃記憶體，總容量約為 512GB。SK海力士在上周的財報電話會議上表示，正在開發HBF作為HBM的延伸技術。這家晶片製造商計畫明年開始量產HBF，並正與SanDisk合作開發下一代基於NAND快閃記憶體的儲存器以及相關的國際標準化工作。SK海力士的核心研發方向是AIN B，這是一種採用堆疊式NAND快閃記憶體的頻寬增強型設計。該公司正在探索將HBF與HBM結合使用的方案，以幫助彌補人工智慧推理系統中的容量限制。此外，SK海力士還通過與全球科技公司合作以及參與開放計算項目（OCP）的活動來拓展其生態系統。與此同時，三星電子正著力推進人工智慧記憶體和儲存架構的全面革新。在近期舉辦的全球儲存盛會上，該公司概述了人工智慧基礎設施的需求——包括性能、容量、散熱和安全性——並推出了一種整合記憶體和儲存的統一架構。三星正利用其晶圓代工部門的邏輯設計和工藝專業知識，研究如何提高下一代基於 NAND 的解決方案的控制性能和電源效率。業內觀察人士認為，三星此舉旨在圍繞人工智慧推理環境重塑下一代記憶體和儲存格局（包括 HBF）。另一位要求匿名的業內人士表示：“隨著人工智慧需求的持續增長，記憶體市場的重心正迅速從傳統的DRAM和NAND轉向高頻寬產品。”“未來兩到三年內，領導地位的競爭可能會加劇，尤其是在 HBF 和第六代 HBM4 等技術方面，這些技術將成為未來資料中心基礎設施的關鍵組成部分。”據證券公司預測，HBF市場規模將從2027年的10億美元增長到2030年的120億美元。HBF能夠在提升頻寬的同時擴展容量，因此被視為滿足人工智慧資料中心日益增長的需求的關鍵技術。不過，考慮到HBM（於2015年開發）用了七到八年時間才獲得市場認可，HBF也可能面臨漫長的發展階段。即便如此，分析師指出，NAND快閃記憶體行業似乎正處於更廣泛變革的早期階段。韓國科學技術院電氣工程學院教授金鐘浩（Kim Joung-ho）是 HBM 基本結構和概念的先驅，他周三在首爾舉行的新聞發佈會上表示，從 2038 年開始，對 HBF 的需求將超過對 HBM 的需求。“當以記憶體為中心的計算架構（其中 CPU、GPU 和記憶體有機地整合在單個基本晶片上）完全實現時，對 HBF 的需求量將顯著增加，”Kim 說。業內人士預計，輝達的新平台將採用HBF技術。這位教授強調，繼HBM之後，三星和SK海力士等韓國記憶體製造商也必須在HBF領域佔據領先地位，才能保持在全球人工智慧市場的影響力。 (半導體芯聞)