#對比
•

在馬來西亞，一公斤不是一公斤，一斤也不是一斤

第一次來中國旅遊的時候，我在點心店鬧了個笑話。 店員問我："要多少斤？" 我站在原地愣了三秒，心裡想："斤？什麼是斤？" 後來去包子鋪，菜單上寫著"一兩XX元"，我又懵了：一兩是幾個包子？兩個還是三個？完全沒有概念。
在馬來西亞，一公斤不是一公斤，一斤也不是一斤
生活#馬來西亞#計量單位#中國
•

AI晶片的資料通路革命：從DRAM到HBM

今天的記憶體短缺，並不是簡單的大家都缺晶片，而是高端AI記憶體正在擠佔普通記憶體的產能空間。過去DRAM短缺，通常是因為行業減產、需求復甦、庫存去化；但這一次，矛盾的核心是AI產業正在把有限的晶圓產能、封裝產能、測試產能，從普通消費級記憶體拉向高端AI記憶體。而這背後的主角，就是HBM。 一、HBM不是DRAM的對手，而是DRAM的高端形態 很多人容易把HBM和DRAM對立起來，認為HBM是一種新儲存，DRAM是舊儲存。 DRAM是一個大類，全稱是Dynamic Random Access Memory，即動態隨機存取儲存器。DDR、LPDDR、GDDR、HBM都屬於DRAM家族。普通DDRDRAM主要用於PC、伺服器和通用記憶體，LPDDR主要用於手機，GDDR多用於顯示卡，而HBM，即High Bandwidth Memory，高頻寬儲存，是面向AI GPU、高性能計算和資料中心加速卡的高端3D堆疊DRAM。
AI晶片的資料通路革命：從DRAM到HBM
科技#AI晶片#DRAM#HBM
•

英特爾18A和台積電2nm技術路線詳細對比

兩種技術概要總結英特爾18A+EMIBT與台積電2nm+CoWoS兩大技術組合的系統性分析對比：技術路線差異化：英特爾18A+EMIBT採取了"製程跳躍+封裝顛覆"的激進創新策略，通過RibbonFET GAA電晶體和革命性PowerVia背面供電技術，在單晶片性能與能效比上實現25%-36%的顯著提升，同時EMIBT封裝以局部矽橋設計顛覆傳統CoWoS矽中介層模式，實現30-40%的成本節約。台積電2nm+CoWoS則延續"穩健迭代+生態鞏固"路線，Nanosheet GAA技術確保工藝平滑過渡，依託CoWoS成熟生態在AI訓練市場佔據45-50%份額。市場格局格局：AI訓練市場由台積電CoWoS主導，輝達Hopper/Blackwell系列佔據80%以上產能，但2025年產能缺口達20-30%。英特爾EMIBT憑藉成本優勢和120×180mm超大封裝尺寸支援能力，在AI推理和定製ASIC市場快速突破，已獲GoogleTPU v9、Meta MTIA、微軟Maia等 意向客戶採用。技術成熟度差異：台積電2nm於2025年啟動風險試產，2026年H1良率已達90%，2026年H1月正式量產；英特爾18A目前良率約55-70%（2026年Q3-Q4），量產時間相近但良率爬坡壓力更大。封裝層面，CoWoS技術積累超過15年，EMIBT於2026年量產，技術成熟度存在代際差距。台積電體系在極致性能與生態成熟度上領先，英特爾體系在成本效益、封裝尺寸擴展性和供應鏈安全上建構差異化優勢。未來3-5年將形成CoWoS主導訓練、EMIBT主導推理的分層格局。製程工藝差異電晶體架構，GAA技術實現路徑差異英特爾 RibbonFET（18A工藝）：RibbonFET是英特爾首次量產化的GAA架構，採用水平堆疊的奈米片（Nanosheet）設計，柵極四面環繞導電通道。相比FinFET架構，實現三大突破：驅動電流增強20%：通過5-6片5nm厚度的矽奈米片堆疊，有效溝道寬度提升，單位面積驅動電流達1.2mA/μm漏電流降低50%：四面環繞柵極靜電控制能力增強，亞閾值擺幅（SS）最佳化至65mV/dec動態寬度可調：支援NMOS和PMOS採用不同數量奈米片，實現PPA精細最佳化，標準單元密度達238 MTr/mm²（HD庫）台積電 Nanosheet（N2工藝）：台積電採用多橋通道場效應電晶體（MBCFET）結構，奈米片寬度控制精度達±0.5nm，通過多年N3工藝最佳化經驗積累，實現：電晶體密度優勢：HD庫密度預計達313 MTr/mm²，比18A高出31.5%，在相同功能下晶片面積更小成熟工藝遷移：從FinFET到Nanosheet的DTCO（設計技術協同最佳化）流程完善，客戶遷移風險低性能功耗平衡：在1.1V電壓下，性能提升15%，漏電控制接近FinFET水平，良率爬坡曲線更陡峭RibbonFET在驅動能力和能效比上實現"代際跨越"，但犧牲部分密度；Nanosheet在密度和良率控制上佔優，體現台積電"穩中求進"策略。供電技術革新：PowerVia vs 前端供電英特爾 PowerVia（背面供電網路）：作為業界首個量產BSPDN技術，PowerVia將完整供電網路移至晶圓背面：電壓降降低40%：通過TSV直接連接電晶體源漏極，PDN阻抗從15mΩ降至9mΩ密度提升8-10%：前端金屬層釋放15%布線資源，標準單元利用率提高至92%熱機械挑戰：需解決背面研磨、TSV對準（±0.3μm精度）和應力管理問題，採用臨時鍵合與載體晶圓工藝台積電 N2 前端供電：台積電在N2節點仍採用傳統前端供電，將BSPDN推遲至2026年A16節點：成熟可靠：沿用N3-Power Delivery架構，風險規避金屬層最佳化：採用15層金屬堆疊（M0-M14），其中M0-M3為埋入式電源軌，部分緩解IR Drop性能差距：對比PowerVia，電壓降高約15-20%，限制極限頻率下的穩定性PowerVia是18A最大技術賭注，成功量產將確立英特爾在供電架構上的領先地位，但工藝複雜度增加3個光罩層，對良率爬坡構成壓力。工藝性能與能效量化對比18A的25%-36%改進幅度體現"技術跳躍"策略，但密度劣勢意味著在相同功能晶片上成本競爭力不足；台積電15%性能提升雖保守，但配合313 MTr/mm²密度，在成本敏感型應用更具優勢。先進封裝技術深度剖析英特爾 EMIBT 技術架構技術演進：EMIBT在第二代EMIB（45μm凸塊間距）基礎上，整合TSV形成"2.5D+3D"混合架構：核心結構：在有機/玻璃基板局部嵌入矽橋，尺寸約10×10mm，內含6-8層RDL，線寬/線距3μm/3μmTSV整合：矽橋內整合35μm間距TSV，實現垂直供電（V-PDN），電源傳輸電阻降低30%，支援HBM4的1.2V/1.8V雙電壓域封裝尺寸：計畫2026-2027年支援6倍→8-12倍光罩尺寸，2028年目標120×180mm（約15倍光罩），容納24顆以上HBM互連密度：UCIe-A協議支援32Gb/s，實際頻寬2.8TB/s（12顆HBM4），通過矽橋平行度達1024通道成本結構：矽橋佔封裝面積<20%，相比CoWoS全尺寸中介層，材料成本降低40-50%，良率損失減少60%熱機械可靠性：基板CTE 15ppm/°C，矽橋CTE 2.6ppm/°C，局部嵌入設計使翹曲量<50μm，遠低於CoWoS的120μm設計靈活性：支援混合鍵合（Hybrid Bonding）與微凸塊共存，可整合不同工藝節點芯粒（如18A+Intel 3+N6）台積電 CoWoS 技術架構技術譜系：已形成CoWoS-S/R/L完整產品矩陣，2025年主推CoWoS-L（Local Silicon Interconnect）：CoWoS-S：矽中介層面積最大3320mm²，12層RDL，線寬/線距0.4μm/0.4μm，支援12顆HBM3E，頻寬5.3TB/sCoWoS-L：在RDL基板嵌入LSI矽橋（尺寸約20×20mm），中介層成本降低30%，支援12顆HBM4，2027年擴展至9倍光罩尺寸互連工藝：微凸塊間距30-60μm（銅柱高度20μm），TSV直徑10μm，深寬比10:1，絕緣層厚度2μm散熱方案：矽整合微通道冷卻（IMC-Si），在SoC背面製造蛋形矽微柱陣列，TIM-less設計熱阻<0.01°C/W生態成熟度：超過20年量產經驗，IP庫完善，客戶驗證流程標準化，NVIDIA/AMD等客戶已建立設計方法論性能天花板：矽中介層互連密度達1200 IO/mm²，延遲<2ns，訊號損耗@32GHz <0.5dB/mm產能規模：2025年CoWoS月產能約30萬片，計畫2026年翻倍，但仍有10-20%缺口封裝技術關鍵參數對比EMIBT本質是"CoWoS-L的英特爾版本"，但通過更激進的尺寸擴展和成本最佳化實現差異化。局部矽橋設計使矽面積利用率從CoWoS的60%提升至90%，但犧牲部分互連性能；TSV整合增強供電能力，彌補RDL訊號路徑較長的劣勢。成本、良率與量產對比製造成本結構對比晶圓製造成本台積電N2晶圓報價約3萬美元/片，良率90%，有效晶片成本約3.33萬美元/片；英特爾18A晶圓成本未公開，但基於PowerVia額外4-5道光罩層和背面工藝，預計成本2.8-3.2萬美元/片，良率70%時有效成本4-4.6萬美元/片，成本競爭力暫不及台積電。封裝成本結構- CoWoS-S：矽中介層成本佔封裝總成本50-70%，12層RDL+TSV工藝使封裝成本達800-1200美元（HBM3E版本）- EMIBT：矽橋成本僅40-60美元，有機基板+RDL成本約200-300美元，總封裝成本350-450美元，相比CoWoS-S降低60-65%- 系統級成本：對於12-HBM的AI晶片，EMIBT方案總成本（矽+封裝）約低30-40%，這是Google/Meta選擇EMIBT的核心驅動力良率與產能現狀良率爬坡曲線- 台積電：2026年N2月產能5萬片，2026年底達14萬片；CoWoS 2026年月產能30萬片，2027年目標60～80萬片，但仍無法滿足輝達/AMD需求- 英特爾：18A產能集中於亞利桑那Fab 52/62，2026年H1月產能2-3萬片，2026年目標8萬片；EMIBT產能分散於亞利桑那、新墨西哥及與Amkor合作產線，2027年目標月產50萬等效封裝應用場景與工程化進度AI加速器市場：訓練 vs 推理的分化AI訓練場景（CoWoS主導地位）- 性能需求：記憶體頻寬>5TB/s，延遲<5ns，支援兆參數模型- CoWoS優勢：矽中介層訊號完整性支援HBM3E 8.8GHz運行，TB/s級頻寬無瓶頸- 客戶鎖定：輝達B300採用CoWoS-L整合8顆HBM3E，頻寬9TB/s，2026年產能已售罄- EMIBT機會：微軟Maia 100採用EMIBT，推理場景下2.8TB/s頻寬足夠，成本節約30%AI推理場景（EMIBT黃金期）- 性能需求：能效比>10 TOPS/W，成本敏感，部署規模百萬級- EMIBT優勢：1000W TDP散熱能力，支援24顆HBM4，推理batch處理吞吐量高- 客戶突破：GoogleTPU v9（2027）採用EMIBT，單封裝12個計算芯粒+24 HBM4，推理延遲降低40%- 經濟模型：Meta MTIA v3使用EMIBT，單卡成本降低35%，資料中心TCO節約顯著伺服器CPU市場：英特爾的防守反擊Clearwater Forest（英特爾）- 架構：基於18A的288核至強CPU，採用EMIBT連接8個計算芯粒+4個I/O芯粒- 性能：每瓦性能提升23%，8:1整合比，單機櫃性能密度提升3倍- 競爭力：相容現有平台，無需主機板更換，對雲服務商吸引力大AMD/ARM陣營（台積電）- 現狀：AMD Bergamo採用台積電N5+CoWoS，128核；ARM Neoverse N3採用N3+CoWoS- 挑戰：N2工藝成本高，CoWoS產能緊張，設計周期長- 機會：CoWoS-L支援多晶片異構，適合CPU+AI加速器融合架構移動與邊緣市場，台積電的絕對主場高端手機SoC- 台積電：蘋果A20/M6採用N2+CoWoS-R，整合5G基帶與AI引擎，2026年獨佔N2產能40%以上- 英特爾：Panther Lake面向PC領域，TDP 45W，尺寸較大，不適用於手機邊緣計算- EMIBT機會：工業ASIC、自動駕駛推理晶片對成本敏感，EMIBT的120×180mm封裝可容納感測器融合單元- CoWoS-L滲透：汽車ADAS域控製器採用CoWoS-L整合GPU+ISP+NPU，滿足車規可靠性要求商業生態與客戶戰略分析客戶佈局對比代工服務模式差異台積電生態：- 封閉但成熟：CoWoS技術僅對特定客戶開放，輝達/AMD已建立完整設計流程，遷移成本高- 產能繫結：客戶需簽訂長期協議鎖定產能，新進入者（如Cerebras）難以獲得產能- CyberShuttle：提供MPW服務降低研發門檻，但量產階段議價能力弱英特爾IFS策略：- 開放介面：EMIBT接受非英特爾矽片，與Amkor等OSAT合作，提供美國本土封裝- 技術授權：向客戶開放UCIe IP和D2D介面標準，降低異構整合門檻- 地緣政治優勢：美國CHIPS Act補貼下，2026-2028年封裝成本對比台積電低15-20%技術挑戰與未來演進當前技術瓶頸英特爾18A+EMIBT- 良率瓶頸：0.4 defects/cm²的缺陷密度導致858mm²大晶片良率僅3-22%，Panther Lake（約250mm²）良率60-80%，仍未達量產黃金水平（>85%）- 供電完整性：PowerVia TSV在1.2V@1000A場景下，IR Drop需控制在<30mV，對TSV阻抗一致性要求極高- 熱管理：超大封裝（120×180mm）的翹曲控制，需最佳化玻璃基板與矽橋CTE匹配台積電2nm+CoWoS- 產能瓶頸：2025年CoWoS產能約30萬片/月，僅能滿足輝達50%需求，導致客戶轉單意願增強- 成本失控：矽中介層佔封裝成本50-70%，HBM4引入後，部分晶片出現"封裝成本>矽成本"現象- 整合複雜度：12顆HBM4（2048位介面，8Gb/s速率）的訊號完整性挑戰，需引入3nm重驅動晶片2026-2028技術演進路線HBM4/5整合競賽- HBM4：2026年量產，2048位介面，頻寬2TB/s，功耗<15pJ/bit。EMIBT通過TSV間距縮小至25μm直接連接；CoWoS-L採用0.4μm LSI橋接- HBM5：2028年引入，支援近記憶體計算（NMC），在DRAM層內整合計算單元。EMIBT將升級為EMIBT-T，整合計算矽橋；台積電開發CoWoS-R+邏輯層堆疊3D堆疊與混合鍵合- 英特爾Foveros Direct 3D：2027年結合EMIBT，實現晶片間<10μm間距混合鍵合，頻寬密度>10TB/s/mm²- 台積電SoIC+CoWoS：SoIC用於芯粒垂直堆疊（凸點間距<1μm），CoWoS用於HBM連接。預計2028年實現SoIC-L（邏輯+邏輯）與CoWoS-L（邏輯+HBM）混合封裝標準化與生態- UCIe 2.0：2026年支援CXL 3.0協議，速率達64GT/s，英特爾主導開放生態- 台積電3DFabric：保持封閉但最佳化設計工具鏈，2025年推出3D IC參考設計平台，降低客戶學習曲線技術總結技術術語表GAA（Gate-All-Around）：全環繞柵極電晶體，溝道被柵極四面包裹，解決短溝道效應PowerVia/BSPDN：背面供電網路，將PDN移至晶圓背面，提升布線效率和供電完整性EMIB/EMIBT（Embedded Multi-die Interconnect Bridge）：嵌入式多晶片互連橋，局部矽橋實現芯粒間高速互連CoWoS（Chip-on-Wafer-on-Substrate）：台積電2.5D封裝技術，通過矽中介層整合多晶片HBM（High Bandwidth Memory）：高頻寬記憶體，通過TSV堆疊實現超高記憶體頻寬UCIe（Universal Chiplet Interconnect Express）：開放芯粒互連標準，支援CXL協議DTCO（Design-Technology Co-Optimization）：設計技術協同最佳化，提升PPA和良率 (semiboss)
英特爾18A和台積電2nm技術路線詳細對比
科技#英特爾#18A#台積電
•

2025年11月特斯拉和中國品牌在歐洲市場的銷量對比

目前歐洲不少國家的汽車銷量出來了，中國車企在不少國家的資料都不錯。我想可以這麼比較：先把中國車企和特斯拉的銷量比較一下，在重點國家的銷量再比較一下。● 先從北歐說起，特斯拉在這裡的表現其實有些兩極分化。比如挪威，特斯拉賣了6211輛，放到丹麥、瑞典、芬蘭，特斯拉就沒那麼強勢了——銷量分別是534、588、257輛，在芬蘭還賣不過部分中國品牌。中國車企，比亞迪、MG在這裡銷量規模不大，北歐仍是特斯拉的“基本盤”。● 西歐戰場英國、西班牙、義大利、法國這幾個國家是中國品牌的舞台。◎ 英國：特斯拉賣了3772輛不算少，但比亞迪4637輛、MG5682輛、奇瑞更是高達6490輛，在沒有關稅保護的地方，中國品牌開始逐步超過特斯拉。◎ 西班牙：特斯拉賣1523輛，比亞迪2934輛、MG2976輛、奇瑞4177輛（多個品牌）。◎ 義大利：特斯拉1281輛，但比亞迪3526輛、MG3636輛，奇瑞2204輛。中國品牌銷量加總，英國、中國車企整體達到17493輛，西班牙達到10691輛，義大利更是11730輛。◎ 荷蘭、比利時、瑞士這些成熟市場，荷蘭中國品牌總銷量1678輛，幾乎追平特斯拉的1627輛；瑞士、比利時雖然整體規模較小，但MG在瑞士賣了409輛。◎ 羅馬尼亞、克羅埃西亞這類新興市場也不錯， 羅馬尼亞，比亞迪198輛、MG303輛、奇瑞209輛，中國品牌合計826輛，遠超特斯拉的121輛。小鵬、極氪、領克和零跑也在這些國家賣了不少，如下所示，也比較清楚了，特別是零跑在義大利、英國和西班牙、法國的銷量也慢慢起來了。小結到月底我們再補齊一下其他歐洲國家，大概可以看看中國電車出海的軌跡，和特斯拉進行一定的參照對比。 (芝能汽車)
2025年11月特斯拉和中國品牌在歐洲市場的銷量對比
汽車#特斯拉#中國車企#歐洲市場
•

黃仁勳：AI的“五層蛋糕”與中美AI實力對比

美國的精英層認為他們正在與我們中國展開一場關於技術和人工智慧霸權的競賽。以下是黃仁勳對中美兩國AI實力在五個方面的對比分析，說的比較客觀，可見美國的精英們並不自大。黃仁勳：AI是一塊“五層蛋糕”『 AI就像一塊“五層蛋糕”，五層分別是：能源、晶片、基礎設施、模型和應用。AI is a five-layer cake: energy, chips, infrastructure, models, and applications.中國的能源總量是我們國家的兩倍，而我們的經濟體量卻比他們更大。這在我看來完全說不通。China has twice as much energy as we have as a nation and our economy is larger than theirs. That makes no sense to me.第二，晶片領域。我們領先了好幾代。第三，基礎設施領域。如果想在美國建一個資料中心，從破土動工到搭建好一台人工智慧超級電腦，大概需要三年時間。而他們能在一個周末就建成一所醫院。這是我們面臨的一個實實在在的挑戰。Number two, chips. We're generations ahead. Number three, infrastructure. If you wanna build a data center here in the United States, from breaking ground to standing up an AI supercomputer is probably about three years. They can build a hospital in a weekend. That's a real challenge.再快速說說晶片，我們雖然領先好幾代，但絕不能掉以輕心。要知道，半導體產業核心是製造環節。誰要是覺得中國沒有製造能力，那可就大錯特錯了。Really quickly on chips, we're several generations ahead but don't be complacent. Remember, semiconductors is a manufacturing process. Anybody who thinks China can't manufacture is missing a big idea.再來說模型層：我們的前沿模型無疑是世界級的，大概領先中國六個月左右。但在現存的140萬個模型中，絕大多數都是開放原始碼的，而在開源領域，中國已經遙遙領先，甩開我們一大截。The model layer: our frontier models are unquestionably world-class. We are probably, call it six months ahead. However, out of the 1.4 million models, most of them are open source. China is well ahead, way ahead on open source.最後是模型之上的應用層。如果分別在他們的社會和我們的社會做一項民意調查，問大家“人工智慧帶來的好處可能會多於危害嗎？”，結果會是：在他們那邊，80%的人會回答“人工智慧帶來的好處多於危害”；而在我們這邊，情況恰恰相反。And then the layer above that, applications. If you were to do a poll of their society and ours and you ask them, "Is AI likely to do more good than harm?" they're gonna say, in their case, 80% would say "AI will do more good than harm." In our case, it'd be the other way around.』 (大咖觀點)
黃仁勳：AI的“五層蛋糕”與中美AI實力對比
科技#黃仁勳#AI#中美AI
•

Google的TPU vs輝達的GPU

Google 的TPU (Tensor Processing Unit)與NVIDIA GPU (Graphics Processing Unit)的對決，本質上是“專用定製晶片 (ASIC)”與“通用平行計算晶片 (GPGPU)”之間的路線之爭。這也是目前 AI 硬體領域最核心的兩個流派。嘗試從架構、性能、生態、商業模式等維度的詳細對比分析：一、核心設計理念1. NVIDIA GPU：通用平行計算的王者出身：最初為圖形渲染（遊戲）設計，後來通過 CUDA 架構演進為通用平行計算硬體。設計邏輯：SIMT (Single Instruction, Multiple Threads)。GPU 擁有成千上萬個小的CUDA 核心，非常擅長處理大量平行的任務。特點：極其靈活。它不僅能算AI 矩陣，還能做科學計算、圖形渲染、挖礦等。代價：為了保持通用性，GPU保留了許多複雜的控制邏輯（如快取管理、分支預測），這佔用了晶片面積和功耗。2. Google TPU：極致的 AI 偏科生出身： Google 為瞭解決內部日益增長的 AI 負載（如搜尋、翻譯、AlphaGo）而專門自研的ASIC (專用積體電路)。設計邏輯：脈動陣列(Systolic Array)。這是 TPU 的靈魂。比喻：傳統的CPU/GPU 讀寫資料像“搬運工”一趟趟跑記憶體；TPU 的脈動陣列像“流水線”，資料一旦讀入，就在成千上萬個計算單元之間像心臟脈動一樣流動、復用，直到算完才寫回記憶體。特點：專注於矩陣乘法(Matrix Multiplication)。這是深度學習（Transformer、CNN）中 90% 以上的計算量。TPU 砍掉了所有與 AI 無關的功能（如光線追蹤、圖形輸出）。優勢：在同等工藝下，晶片面積利用率更高，能效比Performance/Watt）極高。二、架構與互聯 (Architecture & Interconnect)1. 視訊記憶體與頻寬 (HBM)NVIDIA:極其激進。H100/H200/B200幾乎壟斷了海力士最頂級的 HBM3e 產能。NVIDIA 的策略是“力大磚飛”，用極高的視訊記憶體頻寬來緩解“記憶體牆”問題。Google TPU:相對保守但夠用。TPU v4/v5p也使用 HBM，但更依賴其“脈動陣列”帶來的資料高復用率，從而降低對外部記憶體頻寬的依賴。2. 互聯技術 (Scaling) —— Google 的殺手鐧在大模型訓練中，單卡性能不再是唯一指標，叢集通訊效率才是瓶頸。NVIDIA (NVLink + InfiniBand): NVIDIA 建構了極其昂貴但高效的 NVLink Switch 和 InfiniBand 網路。這是一個“無阻塞”的胖樹架構，非常強悍，但成本極高，布線複雜。Google TPU (ICI + OCS):ICI (Inter-Chip Interconnect): TPU晶片自帶高速互聯介面，直接晶片連晶片（2D/3D Torus 環面網路），不需要昂貴的外部網路卡。OCS (光路交換): Google 引入了光開關技術，可以在幾秒鐘內動態重新配置幾千張 TPU 的拓撲結構。這讓 TPU 叢集（Pod）的擴展性極強，且成本遠低於 NVIDIA 的方案。三、軟體生態 (Software Ecosystem) —— NVIDIA 的護城河1. NVIDIA: CUDA (堅不可摧)現狀：CUDA 是 AI 界的“英語”。幾乎所有的 AI 框架（PyTorch, TensorFlow）都優先在 NVIDIA GPU 上開發和最佳化。優勢：開發者拿到程式碼，pip install 就能跑。遇到bug，StackOverflow 上有幾百萬條解決方案。靈活性：支援動態圖，容易偵錯，適合研究人員做實驗、改模型結構。2. Google: XLA (追趕者)現狀：TPU 必須通過XLA (Accelerated Linear Algebra)編譯器才能運行。框架：早期繫結TensorFlow，現在大力擁抱JAX和PyTorch/XLA。劣勢：靜態圖限制： TPU 需要先“編譯”整個計算圖才能跑。如果你的模型有大量動態控制流（if/else），TPU 會非常慢，甚至跑不起來。偵錯難：報錯資訊往往是晦澀的編譯器底層錯誤，社區資源遠少於 CUDA。優勢：一旦編譯通過，XLA可以做極深度的算子融合（Operator Fusion），運行效率極高。四、性能對比 (Performance)註：比較必須基於同代產品，如 H100 vs TPU v5p。單卡性能 (Raw Power):NVIDIA 勝。H100 的 FP8/FP16 峰值算力通常高於同期的 TPU。對於小規模、非標準模型，NVIDIA 更快。叢集性能 (Cluster Efficiency):互有勝負，Google     規模優勢大。在訓練 GPT-4      或 Gemini Ultra 這種萬卡等級的任務時，TPU v4/v5 的線性加速比 (Linear Scaling)非常好，甚至優於       GPU 叢集，因為 ICI 互聯更高效。TPU 的MFU (Model FLOPs Utilization，模型算力利用率)往往能做到 50%-60% 以上，而未最佳化的 GPU 叢集可能只有 30%-40%。推理性能 (Inference):NVIDIA 憑藉 TensorRT 最佳化，在低延遲推理上更有優勢。TPU v5e 專門針對推理最佳化，在大吞吐量（Throughput）場景下性價比極高。五、商業模式與可獲得性 (Availability)這是兩者最本質的區別：或許可以這樣理解：NVIDIA 是 AI 時代的“英特爾”，提供最強的通用算力，統治了從個人玩家到資料中心的所有角落；而 Google TPU 是 AI 時代的“蘋果”，軟硬一體，雖然封閉，但在自己的生態和超大規模領域內做到了極致的效率。 (陌上鑷爵爺)
Google的TPU vs輝達的GPU
科技#Google#TPU#輝達
•

GoogleTPU VS 輝達GPU：全面技術對比

本文深入解析TPU與GPU在架構、性能、能效、成本及實際應用場景中的差異，助力工程師和設計師針對當前人工智慧工作負載精準選擇最佳加速器方案！核心要點專用性與通用性：TPU是專為深度學習張量運算最佳化的專用晶片，採用脈動陣列架構加速稠密矩陣乘法；GPU則依託數千個可程式設計CUDA核心，兼顧圖形渲染、科學計算及AI等多樣化場景。能效表現：針對AI工作負載，TPU能效比顯著領先，較同期GPU提升2-3倍。Google最新Ironwood TPU的能效較初代產品提升約30倍。程式設計生態：TPU深度整合TensorFlow和JAX框架，而GPU支援CUDA、PyTorch、OpenCL等更廣泛的生態，這直接影響程式碼移植性與開發體驗。適用場景：TPU在複雜神經網路訓練/推理、自然語言處理和推薦系統領域表現卓越；GPU仍是圖形渲染、科學模擬及混合工作負載的首選。成本與可用性：GPU可通過多供應商採購或租賃；TPU主要依賴Google雲服務，純TensorFlow工作負載可能降低總成本，但會將使用者繫結在特定生態中。引言在現代計算領域，TPU與GPU的對比已成為高性能處理討論的核心議題，尤其在人工智慧和機器學習工作負載方面。訓練和部署這些模型需要高計算吞吐量，中央處理器雖能高效處理通用任務，卻難以應對深度學習常見的矩陣密集型運算。真正推動現代AI發展的硬體加速器是圖形處理器與張量處理器。GPU最初為電腦圖形學而生，因其具備可執行平行運算的數千個核心，在科學計算和深度學習領域廣受歡迎。它們不僅提供可程式設計性，還支援多種演算法與框架。而TPU作為Google開發的定製化專用積體電路，專門針對神經網路中的張量運算進行最佳化。自2016年首代TPU投入使用以來，迭代產品已顯著提升吞吐量與能效比。本次技術對比將從架構差異、性能基準和適用場景三個維度解析TPU與GPU。無論是建構先進神經網路還是營運大規模資料中心，選擇TPU還是GPU將直接影響模型訓練速度、能耗成本與部署策略。GPU與TPU基礎解析何為GPU？GPU是專為加速視訊遊戲和數字內容中的圖形渲染而設計的專用處理器。現代GPU整合了數千個可平行運算的微型核心。早期GPU採用固定功能單元設計，直至2006年輝達推出CUDA平台，才實現GPU通用計算。當今GPU憑藉其處理海量資料集、平行運行多訓練任務及支援多樣化AI架構的能力，在AI與高性能計算領域佔據核心地位。GPU的靈活性源於其可程式設計架構！開發者可以使用CUDA、OpenCL或Vulkan等框架，以及PyTorch和TensorFlow等更高級的機器學習庫進行程式設計，這些框架最終會被編譯為GPU核心。如今開發者能夠針對神經網路訓練、矩陣運算乃至加密演算法最佳化GPU性能。例如，為在GPU上加速摺積操作，工程師會編寫將不同像素對應到不同執行緒的CUDA核心。GPU調度器可同時協調數千個執行緒的運行，從而實現高吞吐量。GPU的特性包括：平行性：數千個核心可並行執行指令。輝達H100 Tensor Core GPU提供高達80GB的高頻寬記憶體和約3.35TB/s的頻寬。可程式設計性：支援CUDA等通用程式語言及PyTorch、TensorFlow等框架。多功能性：適用於圖形渲染、科學模擬、加密雜湊運算和深度學習。可擴展性：多GPU叢集通過NVLink或NVSwitch互連技術連接8-16個GPU，形成如輝達DGX pod之類的超級電腦。GPU非常適合從圖形渲染到AI應用的通用工作負載，可確保從消費級裝置到大型資料中心的可擴展性。何為TPU？張量處理器是Google設計的專用積體電路系列，用於加速神經網路訓練和推理。與GPU包含數千個可程式設計核心不同，TPU採用脈動陣列架構，資料在處理單元網格中有節奏地流動。每個單元在不同資料點上同步執行相同操作，使晶片在大規模矩陣乘法方面極具效率。因此TPU在深度學習常見的摺積和變換器工作負載上表現卓越。TPU最早於2016年問世，當時專注於推理任務。後續迭代版本逐漸增加了訓練功能和更大記憶體。目前Ironwood TPU（v7版）是針對推理最佳化的晶片，配備192GB高頻寬記憶體和7.2TB/s記憶體頻寬。Ironwood機架可擴展至9216個晶片，提供約42.5百億億次浮點運算能力。與GPU不同，TPU與TensorFlow、JAX及Google雲生態深度整合，需要通過XLA編譯器進行程式碼編譯以實現最佳化執行。TPU的核心特徵包括：脈動陣列：專為稠密矩陣乘法最佳化的固定功能矩陣單元高能效比：新一代能效較GPU提升2-3倍，Ironwood相比初代TPU能效提升近30倍與TensorFlow/JAX深度整合：TPU運行於GoogleXLA編譯器環境，需針對TPU架構編譯程式碼。其軟體棧包含TensorFlow TPU、JAX及Pathways執行階段專用性限制：TPU缺乏GPU的靈活性，主要針對AI工作負載，且僅通過Google雲提供服務TPU為AI工作負載提供卓越能效和性能，但其專用性決定了其主要服務於Google雲生態內的特定任務。TPU代際演進Google已發佈多代TPU，持續提升性能、可擴展性和能效。下表彙總了從2016年初代到2025年Ironwood的關鍵改進，包括液冷技術、大規模叢集及高端記憶體頻寬等創新：代際         年份         重點方向               標誌性改進TPU v1 2016 推理任務 首款神經網路推理專用晶片，僅限Google內部使用TPU v2 2017 訓練與推理 增加訓練支援，通過Google雲公開提供服務TPU v3 2018 大規模訓練 引入液冷技術與叢集架構，支援超大規模訓練TPU v4 2020 能效最佳化 提升記憶體與能效，單叢集算力達1.1百億億次浮點運算TPU v5e/p 2023 成本最佳化訓練 單叢集支援8960晶片，採用液冷散熱Trillium（v6） 2024 性能跨越 速度較v5e提升4.7倍，散熱系統升級Ironwood（v7） 2025 推理優先設計 單晶片192GB HBM、7.2TB/s頻寬，叢集算力42.5百億億次，能效比較Trillium提升約2倍每代TPU都在計算加速、能效和可擴展性上持續精進，鞏固了其作為AI工作負載專用晶片的領先地位，尤其在Google雲生態的大規模模型訓練和推理場景中。架構差異對比計算架構：CUDA核心 vs 脈動陣列GPU依賴數千個可程式設計CUDA核心，面向通用工作負載的平行處理。[2] 這種通用性使工程師能高效運行圖形渲染、科學計算及AI任務。開發者可通過CUDA、cuBLAS、cuDNN等框架利用GPU平行性，或借助PyTorch、TensorFlow進行神經網路訓練。但在處理非規整資料或記憶體訪問模式受限時，核心利用率下降可能導致性能衰減。TPU則採用截然不同的脈動陣列架構。資料流通過網格狀排列的乘加單元進行處理，從而實現極高效的張量運算和矩陣乘法。這種固定功能設計最大限度減少了記憶體訪問和控制開銷，帶來卓越的能效和吞吐量。其代價是靈活性降低：TPU專為AI工作負載最佳化，無法高效執行任意演算法或廣泛的通用計算任務。以下表格對比核心架構特性：GPU側重通用性與可程式設計性，而TPU通過犧牲靈活性換取AI工作負載的加速最佳化，在密集型神經網路訓練中提供更優的吞吐量與能效表現。記憶體層次結構與頻寬記憶體頻寬對深度學習至關重要，因為需要在儲存器和計算單元間快速傳輸大型張量資料。GPU通常採用高頻寬記憶體與多層快取架構（全域/共享/紋理快取）實現最大吞吐量。例如輝達H100 GPU配備80GB HBM3視訊記憶體，提供約3.35TB/s記憶體頻寬。通過NVLink（單鏈路900GB/s）與NVSwitch互聯技術，GPU可實現多卡協同擴展。TPU將高頻寬記憶體直接整合在晶片上，減少了記憶體控製器開銷並降低延遲。Ironwood TPU每晶片配備192GB HBM記憶體和7.2TB/s記憶體頻寬，達到H100的兩倍以上。Google定製晶片互聯技術提供每鏈路1.2Tbps傳輸速率，實現數千晶片間的低延遲緊密同步。這種整合設計降低了對獨立記憶體控製器的需求，並減少能耗。互聯技術與可擴展性通過高速互聯技術連接多晶片可實現算力擴展。GPU叢集採用NVLink/NVSwitch技術，每節點可連接8-16個GPU，提供最高900GB/s頻寬。DGX H100等系統可擴展至512-1024個GPU，實現約1百億億次浮點算力。但異構工作負載可能面臨調度複雜性挑戰。TPU叢集採用GoogleICI互聯技術，單個叢集最多可整合9,216個Ironwood晶片。該設計帶來42.5百億億次計算能力與低網路延遲。同步架構確保所有晶片保持鎖步運行，這簡化了調度邏輯，但降低了對異構工作負載的靈活性。精度與數值格式深度學習性能常取決於數值精度。GPU支援浮點精度（FP32/FP16/BF16）及更低精度格式（INT8/FP8）。混合精度訓練利用Tensor Core（如輝達Hopper和Blackwell架構）提升吞吐量。GPU在需要高精度的科學模擬和HPC工作負載（依賴FP64運算）中表現卓越。TPU側重低精度運算以提升能效。大多數TPU運行bfloat16或INT8數值格式，以數值精度換取速度優勢。這種權衡對許多能容忍量化誤差的AI工作負載可接受，但需要雙精度的任務並不適合TPU。在需要高精度的計算場景中GPU仍是標準選擇，而TPU在大型深度學習任務中通過精度與能效的權衡，實現更優性能表現。性能對比分析吞吐量與訓練時效吞吐量通常以每秒兆次浮點運算衡量。對比分析顯示，GoogleTPU v4可提供275 TFLOPS算力，而輝達A100 GPU約為156 TFLOPS。在混合精度任務中，TPU v5可達460 TFLOPS。訓練時長取決於模型規模與硬體效率。同份報告指出，TPU v3訓練BERT模型的速度比輝達V100快8倍，在ResNet-50和大語言模型訓練中提速1.7-2.4倍。這些優勢源於TPU的稠密矩陣乘法器及最佳化互聯技術。推理性能推理任務受益於專用硬體與低精度計算。Ironwood TPU支援大規模推理，單晶片提供4,614 TFLOPS算力，配備192GB記憶體和7.2TB/s頻寬。叢集可擴展至9,216個晶片（42.5百億億次算力）並保持低延遲。GoogleTPU v4i每推理切片提供137 TOPS算力，配合0.5瓦功耗的Edge TPU可實現每秒400-1000幀處理速度。經TensorRT最佳化的GPU同樣擅長推理任務，尤其在針對特定資料集和框架調優後仍保持高效。但GPU通常功耗更高，需手動最佳化才能匹配TPU的能效水平。能效比能效對資料中心和嵌入式裝置至關重要。TPU能效比通常較GPU高2-3倍，Ironwood設計相比初代能效提升近30倍。GPU雖性能強大但能耗較高，需通過動態電壓頻率調節、剪枝量化等技術最佳化能效。即便如此，在大規模部署場景中GPU仍難以達到TPU的能效水平。可擴展性與峰值算力在多晶片環境中，TPU擴展性更具優勢。Ironwood叢集支援9,216晶片，提供42.5百億億次算力；而GPU叢集通常僅支援數百個GPU，DGX H100系統峰值算力約1百億億次。TPU叢集通過ICI實現同步通訊，實現低延遲高吞吐；GPU叢集依賴NVLink/NVSwitch的中等網路延遲，但提供更靈活的拓撲結構。成本、市佔率與可用性TPU主要以雲服務形式提供。GoogleCloud TPU支援秒級計費，對TensorFlow工作負載更具成本效益。ByteBridge報告顯示，在大規模語言模型訓練中TPU成本效益比GPU高4-10倍，較輝達A100 GPU單美元性能提升1.2-1.7倍。TPU還能降低30-50%功耗，減少冷卻維護成本。GPU以約80%市佔率主導AI加速器市場；TPU當前佔比3-4%，預計2026年升至5-6%。GPU可通過採購或租賃廣泛獲取，並支援多元框架，成為多數研究機構企業的默認選擇。TPU將使用者繫結至Google雲，雖限制硬體定製但提供整合化軟體基礎設施支援。在Google雲平台，TPU為AI工作負載提供更優性價比；而GPU憑藉生態相容性與市場普及度維持全球主導地位。適用場景分析TPU適用場景TPU在稠密矩陣運算與高吞吐需求場景中表現卓越，典型應用包括：圖像分類與電腦視覺：摺積神經網路需大量矩陣運算，TPU可加速摺積層和全連接層，實現目標檢測與分割的快速推理自然語言處理：Transformer和BERT等模型受益於TPU的大批次序列處理能力，GoogleBERT訓練即採用TPU實現快速收斂推薦系統：TPU擅長處理推薦演算法中的海量嵌入表與稠密矩陣計算大語言模型：GooglePaLM和Gemini模型依賴TPU叢集進行訓練部署聯邦學習與端側AI研究：小型高能效TPU支援高隱私要求的邊緣推理與聯邦學習對於LLM、CNN和NLP模型等大規模AI任務，當能效與矩陣加速成為關鍵考量時，TPU是明確選擇。GPU適用場景GPU在深度學習外仍具不可替代性，以下場景建議選擇GPU：圖形渲染與遊戲：GPU原始用途仍適用於逼真圖形渲染、光追追蹤和虛擬現實科學計算：物理化學氣候模型依賴雙精度浮點與複雜演算法，GPU處理優勢明顯加密貨幣挖礦：加密雜湊任務與GPU平行架構高度契合通用AI研究：GPU支援PyTorch等框架及自訂CUDA核心，適合新架構原型開發混合工作負載：當企業需同步運行AI、渲染、視訊編碼或HPC任務時，GPU提供必要靈活性在通用計算領域，GPU對於科學計算、模擬模擬、圖形渲染及需要多框架相容的混合AI工作負載至關重要。混合架構策略多數機構採用混合方案：基於GPU的靈活原型開發，結合TPU的高效推理部署。研究實驗室：因PyTorch動態圖與豐富生態優先選擇GPU生產系統：為可擴展性與能效偏好TPU，並受益於Google雲無縫整合異構系統：組合CPU/GPU/TPU，將特定任務分配至最優硬體該混合模式最大化硬體優勢——GPU負責靈活原型開發，TPU承擔可擴展部署，確保研發與生產全流程的效率最優。實踐部署考量程式設計與工具鏈GPU支援多元程式設計模型，CUDA（輝達）、HIP（AMD）和OpenCL可呼叫其通用平行計算能力。PyTorch、TensorFlow和JAX等高級框架簡化開發流程，同時支援針對特定任務的自訂核心最佳化。這種靈活性使GPU適用於AI模型、圖形渲染和科學計算等場景。相比之下，TPU通過XLA編譯器深度整合TensorFlow和JAX，該編譯器會將操作融合併分配到脈動陣列上執行。雖然針對神經網路高度最佳化，但TPU對自訂框架的相容性有限，且延遲執行機制可能增加偵錯複雜度。記憶體與資料互動記憶體頻寬和資料傳輸模式直接影響加速器效率。GPU採用高頻寬記憶體、多級快取以及固定記憶體與非同步流來最大化吞吐量。統一記憶體簡化了管理，但在大規模工作負載中可能引入延遲開銷。TPU需持續向脈動陣列輸送資料流以避免停滯。資料預取和高效分區對擴展神經網路訓練至關重要。面對海量資料集，Mesh TensorFlow或GSPMD等框架通過模型平行技術，使大型深度學習模型能夠跨多晶片運行。部署與基礎設施GPU支援本地叢集、託管設施和雲環境的靈活部署，其生態相容性覆蓋從視訊遊戲到機器學習等多樣化場景。TPU主要通過Google雲提供服務，與TensorFlow/JAX的深度整合帶來顯著效率提升。工程師需綜合考量延遲、成本和資料主權來選擇基礎設施。兩種加速器均需強效冷卻系統和充足電力支撐。液冷技術已成為高密度TPU叢集和先進GPU叢集的標準配置。可擴展性方面：GPU通過NVLink和InfiniBand實現中等規模擴展，而TPU憑藉同步叢集架構可實現極大規模擴展。數字晶片設計啟示數字設計工程師參與定製ASIC或系統整合時可借鑑以下經驗：ASIC與可程式設計邏輯之選：TPU彰顯了針對特定工作負載定製ASIC的威力。脈動陣列需精細把控時序與資料流以防阻塞，其FPGA實現方案可作為流片前的原型驗證手段。高頻寬記憶體整合：計算單元與HBM的協同封裝能最小化延遲。2.5D整合等先進封裝技術實現高密度記憶體堆疊，但需平衡散熱約束與訊號完整性。互聯設計：大規模系統依賴高速互聯（如ICI、NVLink）。設計協議時需統籌頻寬、延遲與能耗，多差分通道的資料序列化會帶來時鐘域同步挑戰。精度選擇：數值格式（BF16/FP16/FP8/INT8）影響精度、記憶體佔用和能耗。硬體設計需配置多資料通路或可量化單元以支援混合精度。容錯機制：隨著晶片數量增長，軟錯誤日趨頻繁。需採用ECC記憶體、奇偶校驗位和冗餘設計確保TPU叢集/GPU叢集的可靠性。硬體設計師可從GPU的通用性與TPU的專精性中汲取經驗，將記憶體架構、互聯技術和精度最佳化等洞見應用於下一代高性能加速器的設計。成本與經濟性分析硬體選擇受多重成本因素影響：資本性支出：GPU支援本地採購或多雲租賃，TPU僅通過Google雲服務提供，雖降低初始投入但限制硬體自主權。營運成本：能耗與冷卻是主要開支。TPU憑藉更優能效比降低電力成本；GPU成本因廠商而異，最新H200/Blackwell晶片溢價明顯但支援多元工作負載。總體擁有成本：研究表明，對於大規模機器學習任務，TPU單美元性能表現優於GPU 1.2-1.7倍，憑藉更低能耗與冷卻需求可降低20-30%總成本。但實際經濟性仍高度依賴工作負載相容性、開發團隊技術堆疊與框架適配度。對於大規模AI工作負載，TPU通常能實現更低的TCO；而重視生態相容性與通用計算場景的企業仍更青睞GPU的成本效益。技術演進與創新趨勢GPU創新動態GPU正快速演進以支援多樣化AI應用與通用計算任務。輝達H200 Tensor Core GPU整合141GB HBM3e視訊記憶體，提供141 TFLOPS的FP8算力，NVLink頻寬達900GB/s。預計於2025年推出的Blackwell B100性能將較Hopper架構提升2-3倍，進一步強化資料中心可擴展性。未來GPU將融合光追核心、張量核心與整合AI加速器，使其應用邊界從圖形渲染延伸至即時推理與大規模科學計算。TPU創新軌跡GoogleTPU技術路線圖聚焦AI工作負載的可擴展性與能效最佳化。Trillium（v6）能效較v5e提升4.7倍，而Ironwood（v7）支援Gemini和AlphaFold即時推理，叢集算力達42.5百億億次。即將問世的Axion及Trillium v2設計預計在TPU v4基礎上性能翻倍、能效提升2.5倍。同時Edge TPU正朝微型化發展，為IoT、智慧型手機和自動駕駛系統提供端側AI能力，推動TPU在超大規模資料中心外的低延遲場景普及。市場格局演變AI加速器市場規模預計2025年達1405.5億美元，並以25%年複合增長率在2030年突破4403億美元[4]。輝達憑藉框架生態優勢佔據GPU市場約80%份額，AMD MI300和英特爾Gaudi3等競品正以融合GPU可程式設計性與TPU式張量運算的混合架構進軍大規模AI市場。TPU雖當前佔比有限但持續擴張，預計將主導超大規模推理場景及Google雲內的專項AI應用。核心結論GPU與TPU雖同為AI加速器，但優勢領域各異：GPU憑藉卓越靈活性、生態相容性支撐圖形渲染、科學模擬與AI研究等多元計算任務；TPU依託脈動陣列專精深度學習模型，提供更優吞吐量與能效，但通用性受限。硬體選擇需綜合架構特性、成本、可擴展性及框架支援等因素——Google雲TensorFlow工作負載優先考慮TPU的成本效益，混合負載與本地部署則更適合GPU方案。未來，隨著能效比、記憶體頻寬與數值精度等技術持續創新，AI硬體加速邊界將不斷拓展。常見問題解答1.GPU與TPU的根本區別是什麼？GPU是可程式設計平行處理器，支援PyTorch、TensorFlow等開源框架；TPU是Google專為張量運算設計的加速器，採用脈動陣列最佳化AI工作負載。2.TPU是否始終快於GPU？並非絕對。TPU在TensorFlow大規模訓練中通常領先，但需要開源靈活性、高精度或非AI計算的任務中GPU可能更具優勢。3.能否在TPU上運行PyTorch程式碼？可以。通過PyTorch/XLA庫可實現基礎支援，但GPU的整合成熟度與泛用性仍更優。4.TPU如何實現更高能效？通過脈動陣列的固定功能設計減少指令解碼開銷，資料流最佳化降低記憶體訪問功耗，專為AI工作負載定製的晶片架構實現計算密度最大化。5.新AI項目應如何選擇硬體？需要開源生態、多框架支援或混合計算任務選GPU；專注於TensorFlow且部署於Google雲的成本敏感型項目優先考慮TPU。6.TPU是否會最終取代GPU？不會。TPU是對GPU的專項補充而非替代：GPU主導開源生態與通用計算，TPU專注規模化AI工作負載。混合使用模式將持續存在。 (知識科普者)
GoogleTPU VS 輝達GPU：全面技術對比
科技#Google#輝達#TPU
•

2025年1-8月：吉利和比亞迪銷量對比分析

吉利集團和比亞迪集團2025年在國內的銷量是很有意思的比較：◎ 比亞迪單月銷量 30.2 萬台，同比下降 17.3%，累計銷量 212.7 萬台，同比增長 7.5%。◎ 吉利單月銷量 21.9 萬台，同比增長 43.6%，累計銷量 149.5 萬台，同比增長 49.1%。這兩家在國內銷量的結構我們可以比對一下。Part 1吉利和比亞迪● 2025年前8個月，比亞迪集團累計銷量 212.7 萬輛。◎ 比亞迪品牌貢獻 195.3 萬輛，是集團的絕對核心，佔比超過 90%；◎ 騰勢銷量 8.8 萬輛，方程豹 8.4 萬輛，仰望品牌約 0.2 萬輛。● 吉利集團前 8 個月累計銷量 147.2 萬輛。◎ 其中，吉利銀河貢獻最大，單月破10萬，累計 64.3 萬輛，成為集團新能源戰略的重要支柱；◎ 吉利品牌貢獻 53.7 萬輛，保持基本盤；◎ 領克和極氪分別完成 18.1 萬輛和 11.1 萬輛，繼續深耕細分市場。從節奏上看◎ 比亞迪集團在 3 月和 6 月衝量明顯，單月銷量分別達到 26.2 萬輛和 30.8 萬輛。◎ 吉利集團則在 6-8 月保持持續增長，特別是銀河品牌在 8 月突破 10 萬輛。◎ 比亞迪2025年之前的輔助駕駛全系鋪設的策略，並沒有對市場佔有率的提升起到大的幫助。◎ 吉利集團依託銀河的高增速，新能源滲透率快速提升，這個是比較有特點的。比亞迪品牌的純電和插電的情況：2025年1-8月，比亞迪純電銷量前五車型為：海鷗、元UP、海獅06、海豚、秦L。◎ 海鷗單月保持在2萬輛以上，元UP從3月開始快速放量，8月接近2萬輛，成為比亞迪緊湊SUV的新核心車型。◎ 海獅06自6月上市以來增長迅猛，8月達到16661輛。◎ 海豚整體保持在1.3萬台左右，走勢相對平穩。◎ 秦L則接替老款秦，在6-8月穩定在8000台以上，逐步完成換代爬坡。◎ 其他車型方面，元PLUS和海獅05也保持在萬輛左右的水平，比亞迪前五車型合計貢獻了純電銷量的大頭。2025年1-8月，比亞迪插混前五車型是：秦PLUS、秦L、宋Pro、海豹06、宋L插混。◎ 秦PLUS和秦L雙車合計每月接近4萬台，秦PLUS在6月達到高點後略有回落，但仍在2萬台以上；秦L則走勢相對平穩，保持在1.6萬~2.1萬台區間，完成換代爬坡。◎ 宋Pro插混表現波動較大，7月明顯下滑，8月略有回升。◎ 海豹06插混自年初以來穩定在1.4萬~1.8萬台之間，成為轎車插混的重要支撐。◎ 宋L插混從5月開始發力，6月達到1.7萬台高點，之後有所回落，仍保持萬輛以上。◎ 海豹05插混在5月後持續放量，8月突破1.2萬台，海獅06插混上市即在8月貢獻8500台。2025年1-8月，騰勢這塊還行◎ 主力車型騰勢D9插混穩定貢獻銷量，從年初近萬輛逐步回落至8月不足6000台，但仍是騰勢銷量的壓艙石。◎ 純電版D9銷量規模很小，每月僅幾百台。◎ 新車型騰勢N9從3月起快速放量，4月達到4,493台後逐步回落至8月1,700台。◎ 騰勢Z9、Z9 GT無論BEV還是PHEV，銷量都維持在百台等級。方程豹表現波動更明顯：◎ 豹5仍是銷量主力，上半年每月保持4,000-5,000台水準，但7月明顯下滑，僅1,556台，8月回升到4,606台；◎ 豹8在6月開始放量，7月沖高近4,000台後8月回落。◎ 鈦3在上市後成為方程豹BEV新亮點，6月開始進入萬輛級規模，8月8,659台。仰望品牌仍處於匯入期：◎ U8增程版全年維持月均百台級，U7純電自5月後逐漸爬坡，7月、8月銷量均超200台，顯示市場認可度在提升。◎ U9純電跑車則極為小眾，每月個位數銷量。騰勢仍以D9插混為核心貢獻，方程豹進入“豹5+鈦3”雙車型驅動的增長，而仰望反正徐徐圖之。Part 2吉利的追趕2025年1-8月，吉利燃油及混動車型整體保持相對穩定：◎ 星越L依然是銷量擔當，1月高點2.46萬輛後在2月回落至1.25萬輛，隨後維持在1.6-2.2萬輛區間 。◎ 博越L表現出明顯的增長趨勢，尤其6月開始放量，連續三個月穩定在1.3-1.5萬輛區間，8月衝到1.52萬輛 。◎ 繽越保持穩健爬升，尤其6-8月進入萬輛等級，8月創今年新高1.1萬輛 。◎ 帝豪、星瑞則呈現穩中有降的趨勢，帝豪月銷基本在7千-1.2萬輛區間，星瑞從年初高點2.16萬輛逐步回落至8月9,405台 。吉利銀河的情況2025年1-8月，吉利銀河序列整體保持強勁增長，尤其是兩款重點車型星願和銀河E5成為銷量主力：◎ 星願是絕對的銷量擔當，從1月2.2萬輛一路爬升至8月4.68萬輛，月均增幅明顯 。◎ 銀河E5表現穩健，6月突破萬輛後連續三個月維持在1萬台以上，成為銀河純電主銷車型 。◎ 銀河L6、L7作為混動轎車，銷量在4-7千台區間波動 。◎ 銀河E8從3月開始放量，最高接近2,200台，之後逐步回落至不足千台 。◎ 銀河星耀8、星艦7是今年的新增SUV陣容，星耀8從5月上市後逐步穩定在7-9千台水平，星艦7維持在7-8千台。◎ 銀河A78月首次交付即破萬，表現亮眼 。◎ 貓熊/貓熊mini穩定維持在月銷1.1-1.3萬輛區間 。極氪和領克2025年1-8月，極氪整體銷量波動較大，但7X和007 GT成為主力：◎ 極氪7X穩定性最好，全年維持在4,000-5,600台區間，7月、8月連續超過5,500台。◎ 極氪007 GT是今年的明星新車，從3月開始交付，5月衝到近8,000台的峰值，之後逐月回落維持在3,500台左右◎ 極氪001銷量明顯下降，從年初的4,200台回落到6月低點1,700台◎ 極氪009維持在1,300-3,600台之間，3月沖高後回落◎ 極氪X、MIX、007銷量都低於千台極氪整體處於產品更新換代期，新車007 GT和7X撐起大盤領克方面，SUV和插混新車驅動增長，900成為增長引擎：◎ 領克900自5月大規模交付後，銷量從5,300台穩步爬升到8月接近6,900台，成為領克銷量新核心。◎ 領克08在6月刷新4,434台新高，7、8月仍保持4,000台以上◎ 領克03穩定在3,600-4,600台，體現出運動轎車的持續需求◎ 領克06、07維持在3,000-3,900台，銷量相對均衡。◎ 領克Z20逐步下滑，從年初接近6,000台降到8月僅3,000台左右◎ 領克10 EMP 剛開始交付，後續有望補充中大型市場。領克的銷量增長更多依賴900和08兩款SUV拉動，Z系列轎車熱度下行。小結整體來看，比亞迪的挑戰主要是插電類車型——今年增速下來了；純電出不了特別大的單品。吉利追趕比亞迪主要是通過銀河的增長，目前吉利銀河的產品品類還在增加，我們將持續進行比對分析。 (芝能汽車)
2025年1-8月：吉利和比亞迪銷量對比分析
A股#吉利集團#比亞迪集團#單月銷量